《简易混合信号示波器.doc》由会员分享，可在线阅读，更多相关《简易混合信号示波器.doc（9页珍藏版）》请在金锄头文库上搜索。
1、简易混合信号示波器（A题）20120082 简易信号示波器（A题）摘要 本文通过以FPGA为核心采集模块、以NIOS为显示控制核心，以彩色液晶TFT为显示模块，制作了混合信号示波器，通过异步FIFO实现了FPGA中高速数据流与NIOS软核处理器之间的速率匹配，该系统具有自动频率控制（AFC)和自动增益控制（AGC)的功能，可以方便的对信号进行测量，并能够通过相应按键存储命令，实现波形数据的非易失性存储。 设计中发挥可编程逻辑器件和处理器各自优势，符合现代设计理念，满足设计要求。关键词：FPGA、TFT液晶、异步FIFO、NIOS、混合信号示波器一、引言 混合信号示波器（MSO)是一种综合性的电
2、信号测试仪器，它能把眼睛看不见的电信号转换成能直接观察的波形，显示于荧光屏上，便于人们研究各种电现象的变化过程，同时混合信号示波器可以真正取代传统的数字示波器，功能多样，操作方便，体积较小，所以对MSO的研制有重要的理论和实质意义。针对设计要求，综合考虑多方面因素，我们设计了一个符合要求又有所发挥的MSO。二、方案论证及比较1、 数据采集示波器采样包括实时采样、等效采样。等效采样又分为随机采样和和顺序采样。实时采样是指在一个周期内对待测信号进行多次采样，可以捕捉到单次脉冲等非周期信号，观测开关瞬间的毛刺信号等都需要使用实时采样，它还可以实时的显示出观测的波形，延时很小，有助于调试实时系统，对非
3、周期信号的测量非常有用，但是其对AD采样芯片、处理器和存储器都提出了很高的要求。 等效时间采样方式是先采取“采样技术”，将周期性的高频信号变换成波形与其相似的周期性低频信号，然后再做进一步的处理，等效采样不受AD芯片的采样率限制，只要控制好采样时钟间隔，就能对高频信号进行准确的采集，频率越高，所需采集的次数越多，这种采样方式降低了对其他器件的要求，但延时比较大，不利于实时显示，多适于周期的高频信号或只关心其整个信号的外形如周期、峰值等，不关心信号的细节如毛刺信号等。本设计最高采样频率为50MHz，主要完成高捕获率的任务，所以选择实时采样。这样才能在最高采样率的情况下捕获更多的波形。2、核心处理
4、器选择方案一：纯单片机方式。即完全由单片机来实现前级信号程控调理、采样保持电路及A/D转换器的控制、数据的处理及存储、波形显示和控制电路等功能。方案二：单片机与FPGA结合的方式。即由单片机来完成信号调理和人机界面等顶层控制功能，而由FPGA来完成采集和信号处理等底层的核心计算。方案三：在FPGA中嵌入NIOS软核处理器。即相当于由单片FPGA完成从采集到显示的全部的控制和信号处理。方案一的最大特点是只用单片机，系统规模可以做得很小，成本较低。但是，单片机在处理高速信号时略显吃力。而且在时序控制方面也显得精度不足。方案二在单片机的基础上加入了FPGA，这样会使波形更加完整，用户能够更好的观察到
5、被测信号的波形细节部分，但由于增加芯片的数量，使得数据线在PCB板有更多的布线，这样不仅增加了设计的复杂性，还使得系统的数据线由于产生串扰而造成不稳定，造成采集的波形的错误或失真。方案三则将NIOS集成在FPGA内，通过软件编程的方法实现了嵌入式处理器在整个系统中的应用，使得硬件设计更加快速、灵活、完善，大大提高了整体系统的性能，并进一步降低研制成本。经上述比较分析，方案三可以很好的完成设计基本任务，同时可以实现多种扩展功能，所以我们选择方案三。三、系统结构原理框图 本系统由以下几大部分组成：信号调理电路、核心采集模块、处理模块和液晶外围电路组成。系统总体结构框图如图1所示：图1 系统结构框图
6、四、输入通道设计图2 输入调理电路 如图2，被测信号从BNC接口(S2)接入，经过继电器K1选择是直流耦合还是交流耦合，然后信号经过衰减电阻网络进行分压，经过AD8066电压跟随器阻抗匹配后，再经过OP2将原始信号反相衰减为负的三分之一，再经过程控放大器进行放大输出至OP3；VR1电位计用于调节1V的提升电压，信号送入TL074构成电压跟随器，对所采集的信号进行电压抬升。电压抬升后信号送入OP3，将信号反相1:1放大，输出信号需经过二极管进行限幅，限幅后送入单片机AD采样通道。五、设计部分1、垂直灵敏度 垂直精度要求为0.05V/div、0.5V/div、1V/div、2V/div,。示波器屏
7、幕垂直分辨率为8bits且垂直刻度为8div。那么至少要采用8位的AD转换器。调理电路的作用是将输入信号调整到适合于AD转换的输入范围，取AD的基准为5V，则示波器幅度轴上8div对应为5V，即0.625V/div，由此计算每一档垂直灵敏度对应的放大倍数如下表：垂直灵敏度(V/div)0.050.512放大倍数12.51.250.6250.6251252、扫描速度水平精度要求为1ms/div、0.1ms/div、10us/div、1us/div四档，扫描速度通过改变采样速率来调节，采样速率由最高扫速速度决定：f=N/t式中：f采样速率； N每格的采样点数25； t最高水平精度1us/div;所
8、以，扫速为1us/div时，AD采样频率最少为25MHz。3、 波形预处理模块当采样存储器中的数据存满时，一次采样就结束了，这是将8K缓冲数据读入NIOS系统中并处理和在TFT屏上显示。但是示波器的存储深度为8K，而采用的TFT屏显示的波形最多为400个点，所以不可能将所有的数据显示在TFT屏上，只能抽取一部分点显示，对采样的数据进行触发处理，从采样数据得到显示的400个点，抽点的方法和时基与采样速率有关。六、软件设计系统软件设计主要完成程控衰减放大电路的控制，时基的选择，异步FIFO设计，FPGA与NIOS系统的通信协议设计，波形参数测量以及波形显示参数中的触发设置等。软件设计总体框见附录1
9、,组成的电路可以实现几个功能：1、 采样输入电压频率及幅值并在TFT LCD上显示。AD采样速率很快，通过配置FPGA内部的Block RAM资源，使用异步FIFO对数据进行缓存，最终在TFT LCD上显示。2、 通过旋钮编码开关不仅可以调节数字发生器输出波形，还可以选择不同的垂直灵敏度和水平分辨率，同时可以对系统菜单做选择，使系统整体更加灵活可靠。3、 本设计使用SD卡对波形数据进行存储，不仅可以在测量信号时观察以前测量的波形，还可以在示波器测量完成后，将SD存储卡中的波形数据存储到PC机上，对采集的数据进行额外分析。七、 测试数据及分析1、 测试使用的仪器：示波器、万用表、函数信号发生器、
10、PC机2、测试数据：测试条件：用信号源输入10KHZ，不同幅度的正弦波，测量电压垂直灵敏度0.05V/div0.5V/div1V/div2V/div输入电压0.3V2V5V10V实测电压10.30V1.19V4.99V9.98V20.29V1.18V5.01V10.01V30.30V2.01V5.02V9.99V平均误差3.33%2%0.8%0.4%测试条件：垂直灵敏度0.5V/div，输入电压3V，测量频率信号频率(Hz）2002K80k500K800K1M2M信号周期5ms0.5ms12.5us2us1.25us1us500ns扫速/div1ms/div0.1ms/div10us/div1
11、us/div1us/div500ns/div100ns/div测量周期数5ms0.5ms12.5ms2us1.25us0.99us499ns误差00000.00%1%0.1%八、 结论本设计完成了题目的基本部分和发挥部分的全部要求。根据输入信号电平的范围，FPGA发出控制信号控制调理电路的增益，将信号电平调整到最佳采集范围，在FPGA内配置两块异步FIFO作为采集数据的缓存区，实现高速采集与读取速度之间的匹配，高速AD在系统时钟的驱动下采集波形数据，并由FPGA测出信号的电压和频率，根据信号频率的不同，按照用户设定的时基，控制AD时钟速率和FIFO的存储速率，这样就可以在屏幕上得到最适合观察的信号波形，该系统的量程设置和时基选择完全由用户控制，极大地增强了系统的可操作性，十分类似于市场上的手持示波器。附录18
