《SGT MOSFET雪崩耐量论文总结》由会员分享，可在线阅读，更多相关《SGT MOSFET雪崩耐量论文总结（3页珍藏版）》请在金锄头文库上搜索。
1、2016/6/2论文名称：Design of Avalanche Capability of Power MOSFETs by Device SimulationExperimental study and simulations on two different avalanche modes in trench power MOSFETs Multi-Cell Effects during Unclamped Inductive Switching of Power MOSFETs A new simulation approach to investigate avalanche beh
2、avior这四篇论文为Infineon的I. Pawel所写，针对SGT MOSFET的UIS特性进行研究,主要讲机 理与仿真方法。Design of Avalanche Capability of Power MOSFETs by Device Simulation1、器件的雪崩状态必须要发生在元胞内，因此器件终端耐压必须要比元胞高，文中提 出一种如下图的终端，实际生产中，英飞凌在200V及以上的Optimos中也采用了类似的结 构，终端的field-plate换成了和元胞一样的屏蔽栅。Fig. 4: Edge termination structure fonned by field-pl
3、ates in trenches2、UIS的测试电路图如下，UIS的能量可用E = ：x L x/2定义，它必须在晶体管内耗散， 产生热量，UIS有两种破坏模式：能量破坏与电流破坏。能量破坏的仿真需要大电感（大于 100UH）,电流破坏的仿真需要小电感。在测试过程中需要增加电流，然后重复测试，直到 器件失效。Fig. 2: Setup for L）IS measurements本论文主要讨论电流破坏，因此需要小的负载电感，有两种仿真模型如下：a）的cell 之间可以进行热传导，主要用于评价临近元胞之间的热传递，热损坏的温度取决于外延层的浓度，仿真中定义为700K。b）主要用于评价cell之间的
4、不均匀对雪崩的影响。Fig. 6: Simulation approaches: a) Monolithic Integration (left) b) Mixed Mode Integration (right). Both models incorporate 2 cells and the same external circuitry*. The dotted rectangle symbolically indicates the device boundaries.电感设为10uH,环境温度300K,在电流较小时，a）与b）所有的cell的电流相同，随 着电流上升，约在2us时电流
5、开始出现差别。a）的cells的电流出现差别后还会稳定下来, b）的cells的celll最终会流过所有电流，器件的温度会迅速上升，甚至会达到1200K,此外， 碰撞电离率的中心会出现在NN+处，即衬底处。a）的测试波形如下，当电流到这一定数值时就会出现不均匀的情况Fig. 7: Model I (Monolithic Irregration) - a| 69.3A I left) b)，岫 71.34 (right). Squares represent drain current, and grey lines indicacc source currents in ebe two cel
6、ls. V施 k indicated by asmdl circle. In the left figure. celU catY) exacih ilie same eurint.hile in Hie ligbi figuie. one cell canie、moie lhaa 5。气 of iota! cuneni.b)的测试波形如下，同样在电流达到一定数值时就会出现不均匀的情况。Fig. & Model 2 即 mode Integration) - a) 4妃 69.3/1 (IM。3A nghti. Squares depict dfiin cunrnt. grey line dr
7、ain )urce vohae. and blick bne th- ratio of current density in cell I to total current density of device, la b) simulaticxi swiftly readies desinictivc temperatures and the Mniuhtion n then tcmiinated.3、在对UIS的电流失效进行考虑时，采用a)模型，如下图所示，L从10uH到100uH 为电流失效，100uH以上是能量失效。采用b）模型时，如下图所示，a）对应Modell, b）对应Model2
8、, Model2基本可以定 性确认器件的UIS特性，而Modell不准确。4、EBIC （Electron Beam Induced Current microscopy 电子束感应电流显微镜检查）可以 有效的对终端的空间电荷区进行成像，用来发现并克服薄弱点。电子束可以在终端形成电子 空穴对，然后在电场的作用下分离，形成电流，然后在源极处通过电流放大器采集电流。由 于电子束的照射，在器件的二氧化硅内同样会产生电子空穴对，空穴会被困在二氧化硅内部, 因此可以在二氧化硅表面吸引并积累电子，使得器件导通，为了使得器件关断，需要在栅极 加负电压。100l(rH)一rcn XJeMqJITJ025507
9、5100 125 150 175Vos(V)Fig. 7 Simukned breakdown curves for rwo fempevatures【urn-?】Experimental study and simulations on two different avalanche modes in trench power MOSFETs电流失效与Isnap W关，Isnap越大，雪崩耐量越大。1000Fig. 8 Meantremem rexulrs indicating the relation between different Slapback current /以毕 and avalanche current for smaller iikinctances
