《差分信号与共模信号的区别.doc》由会员分享，可在线阅读，更多相关《差分信号与共模信号的区别.doc（8页珍藏版）》请在金锄头文库上搜索。
1、差分信号与共模信号的区别USB2.0的EMI和ESD设计(2010-05-20 10:07:57)转载标签： it 差分信号与共模信号的区别电压电流的变化通过导线传输时有二种形态,我们将此称做共模和差模.设备的电源线,电话等的通信线,与其它设备或外围设备相互交换的通讯线路,至少有两根导线,这两根导线作为往返线路输送电力或信号.但在这两根导线之外通常还有第三导体,这就是地线.干扰电压和电流分为两种:一种是两根导线分别做为往返线路传输;另一种是两根导线做去路,地线做返回路传输.前者叫差模,后者叫共模.电源线噪声是电网中各种用电设备产生的电磁骚扰沿着电源线传播所造成的。电源线噪声分为两大类：共模干扰
2、、差模干扰。共模干扰（Common-mode Interference）定义为任何载流导体与参考地之间的不希望有的电位差；差模干扰（Differential-mode Interference）定义为任何两个载流导体之间的不希望有的电位差。任何电源线上传导干扰信号，均可用差模和共模信号来表示。差模干扰在两导线之间传输，属于对称性干扰；共模干扰在导线与地（机壳）之间传输，属于非对称性干扰。在一般情况下，差模干扰幅度小、频率低、所造成的干扰较小；共模干扰幅度大、频率高，还可以通过导线产生辐射，所造成的干扰较大。 1.USB2.0的EMI和ESD设计USB接口的传输速率很高，因此如何提高USB信号的
3、传输质量、减小电磁干扰(EMI)和静电放电(ESD)成为USB设计的关键。由于USB接口具有可热插拔性，USB接口很容易因不可避免的人为因素而导致静电损坏器件，比如死机、烧板等。因此使用USB接口的用户迫切要求加入防ESD的保护器件。选用LM3526器件对USB进行ESD防护2.对USB外壳地和信号地的处理：有2种方案：第一种：USB外壳地和信号地之间串接1M电阻，并且还接一个0.01uf的电容到信号地，这样处理的原理和目的1.将影响外壳的噪音滤除，不影响信号地；2.迫使板子上电流是流入内部的信号地，而不是流到外壳。所以这样的处理是综合了EMI的滤波和ESD的隔离这两方面的因素。第二种：采用原
4、有的的方案，USB外壳地和信号地直接接上磁珠对于这2种方案可采用兼容设计来验证3.对于USB2.0的PCB布线，需要考虑以下原则：1. 差分线对要保持线长匹配，否则会导致时序偏移、降低信号质量以及增加EMI；2.差分线对之间的间距要保持小于10mm，并增大它们与其它信号走线的间距；3.差分走线要求在同一板层上，因为不同层之间的阻抗、过孔等差别会降低差模传输的效果而引入共模噪声；4.差分信号线之间的耦合会影响信号线的外在阻抗，必须采用终端电阻实现对差分传输线的最佳匹配；5.尽量减少过孔等会引起线路不连续的因素；6.避免导致阻值不连续性的90度走线，可用圆弧或45度折线来代替； 参考资料：1. h
5、ttp:/www.ed- uPD720102 DatasheetUSB2.0的EMI和ESD设计 提供双向、实时数据传输的USB接口，以其即插即用、可热插拔和价格低廉等优点，目前已成为计算机和信息电子产品连接外围设备的首选接口。时下流行的USB2.0具有高达480Mbps的传输速率，并与传输速率为12Mbps的全速USB1.1和传输速率为1.5Mbps的低速USB1.0完全兼容。这使得数字图像器、扫描仪、视频会议摄像机等消费类产品可以与计算机进行高速、高性能的数据传输。另外值得一提的是，USB2.0的加强版USB OTG可以实现没有主机时设备与设备之间的数据传输。例如。数码相机可以直接与打印机
6、连接并打印照片，PDA可以与其它品牌的PDA进行数据传输或文件交换。USB接口的传输速率很高，因此如何提高USB信号的传输质量、减小电磁干扰(EMI)和静电放电(ESD)成为USB设计的关键。本文以USB2.0为例，从电路设计和PCB设计两个方面对此进行分析 当USB2.0接口采用高速差动信号传输方式时，由于接地层与电源层的信号摇摆，放射噪声会有所增加。因此，为避免串扰并保证信号的完整性，消除将要混入高速信号中的共模噪声是电磁兼容设计的必要对策。在图1所示的电路中，数据电源线和地线上分别串联一个阻抗为120欧姆、额定电流为2A的磁珠，而差分线对上则串联一个共模阻抗为90欧姆的共模扼流器。共模抗
7、流器由两根导线同方向绕在磁芯材料上，当共模电流通过时，共模抗流器会因磁通量叠加而产生高阻抗；当差模电流通过时，共模抗流器因磁通量互相抵消而产生较小阻抗。以深圳顺络电子有限公司生产的共模抗流器SDCW2012-2-900为例，该器件在100MHz的差模阻抗仅为4.6欧姆。从图2所示的衰减特性也能看出共模扼流器对差分信号不会造成影响，主要是针对共模电流进行选择性的衰减 由于USB接口具有可热插拔性，USB接口很容易因不可避免的人为因素而导致静电损坏器件，比如死机、烧板等。因此使用USB接口的用户迫切要求加入防ESD的保护器件。在图3电路中，数据电源线、地线上各有一个工作电压为5.5V、电容为100
8、pF的压敏电阻连到屏蔽地上。差分线对因数据传送速度高达480Mbps，则需要连接电容小于4pF的器件，因为较大的电容可导致数据信号波形恶化，甚至出现位错误。因此在差分线对上接入工作电压为18V、电容最大值为4pF的压敏电阻器。图4所示的电压波形也验证了电容为4pF的压敏电阻器(如深圳顺络电子有限公司生产的SDV1005H180C4R0GPT)对波形的影响不大对于USB2.0的PCB布线，需要考虑以下原则：1. 差分线对要保持线长匹配，否则会导致时序偏移、降低信号质量以及增加EMI；2.差分线对之间的间距要保持小于10mm，并增大它们与其它信号走线的间距；3.差分走线要求在同一板层上，因为不同层
9、之间的阻抗、过孔等差别会降低差模传输的效果而引入共模噪声；4.差分信号线之间的耦合会影响信号线的外在阻抗，必须采用终端电阻实现对差分传输线的最佳匹配；5.尽量减少过孔等会引起线路不连续的因素；6.避免导致阻值不连续性的90度走线，可用圆弧或45度折线来代替；7.压敏电阻器的接地端要接入屏蔽地层，并放置在端口位置。供稿：深圳顺络电子有限 USB2.0的走线规则我们在走USB2.0的走线时，已经有了N种规则：1.线宽12MIL，线距6MIL的差分线。2.线宽10MIL，线距10MIL的差分线。3.线宽16MIL，线距8MIL的差分线。本文来自：我爱研发网(52RD.com) - R&D大本营详细出
10、处：http:/ 高速USB设计检查表器件的摆放和布线在未布板之前，先将高速USB主控制器和一些相关的主要器件摆放好。 尽可能缩短走线长度，优先考虑对高速时钟信号和高速USB差分线的布线，尽可能的避免高速时钟信号与高速USB差分线和任何的接插件靠近走线。 有可能的话，让USB高速信号布在PCB的底层。 尽可能的减少在USB高速信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。 如果不可避免的需要一个90度的拐弯，那就使用两个45度来实现拐弯或用一个圆弧来实现，这将大大减低信号的反射和阻抗的不连续。 不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。 在信
11、号线上避免出现短线，否则将会导致信号的反射，从而影响信号的完整性。如果这短线是不可避免的话，那么确保其长度不要超过200mils。 线布在一个完整的平面上(VCC或GND)，既走线的下方平面没有被分割过。如果可能的话，不要将走线跨越Anti-Etch，否则将会增加自感系数且增大信号的辐射。同样，尽可能将高速信号线走在同一层里。 差分信号线并排一起布线。 高速USB布线的间距在并行的USB差分信号对之间的布线间距，要确保90 ohms的差分阻抗。 缩短高速USB信号线同高速时钟线和交流信号并排走线的长度，或者加大它们并排的间距，从而降低串扰的影响。在EMI的测试实验里，可靠的最小间距是50mil
12、s。 基于一些仿真的数据，并排的高速USB差分信号线之间，最小的间距控制在20 mils以上，这将有助于降低高速USB差分对之间的串扰。 高速USB信号的端接如果主控制器已经使用了外部的端接电阻，那么，需要确保端接电阻离主控制器信号输出管脚的间距小于200 mils。 在下游的端口，确保在端接电阻和USB接插件管脚之间有一个15K Ohm的下拉电阻。 在做EMI测试时，有时也许会放一个共模的阻塞器，这时候，请将它尽可能靠近接插件放置。 高速USB走线长度的匹配在高速USB信号的差分布线时，要做到走线的长度匹配。其最大的长度差(如：DM1和DP1的长度差)不能大于200 mils。 高速USB走
13、线总长度的要求确保走线到背板接插件的总长度控制在18 inches。 确保走线的总长度加上到USB连接板电缆的总长度不超过18 inches。 器件的摆放将大电流的器件靠近电源摆放，尽可能的远离接插件，这样可以减少大电流回流的路径，从而降低电磁辐射。 将时钟合成器、时钟缓冲、晶体和晶振等一些时钟相关器件远离高速USB控制器和它的相关走线，同时让这些时钟器件远离I/O端口和电源接插件摆放。 像晶振和晶体这些器件，尽可能让它们贴PCB表面摆放，如果有比较大的地焊盘的话，则将此焊盘由多个过孔连接到GND。 在绘制USB2O设备接口差分线时，应注意以下几点要求： 5 _ : - T2 k) n4 o在
14、元件布局时，应将USB2O芯片放置在离地层最近的信号层，并尽量靠近USB插座，缩短差分线走线距离。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 G4 + o1 Q& e- 差分线上不应加磁珠或者电容等滤波措施，否则会严重影响差分线的阻抗。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛# U/ k7 : + y) c如果USB2O接口芯片需串联端电阻或者D 线接上拉电阻时务必将这些电阻尽可能的靠近芯片放置。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 P5 u/ : s: S4 s. 将USB2O差分信号线布在离地层最近的信号层。 EDA365论坛网: e ; # s5 f在绘制PCB板上其他信号线之前，应完成USB20差分线和其他差分线的布线。 . Y6 A. R% M, T( y! b p保持USB2O差分线下端地层完整性，如果分割差分线下端的地层，会造成差分线阻抗的不连续性，并会增加外部噪声对差分线的影响。 EDA365+ u# K% u: z0 |# P) C在USB20差分线的布线过程中，应避免在差分线上放置过孔(via)，过孔会造成差分线阻抗失调。如果必须要通过放置过孔才能完成差分线的布线，那么应尽量使用小
