《数电课程设计--耿泽浩.docx》由会员分享，可在线阅读，更多相关《数电课程设计--耿泽浩.docx（32页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学数字电子技术课程设计说明书课程设计任务书 学生姓名： 耿泽浩 专业班级： 通信1305班 指导教师： 李政颖 工作单位： 信息工程学院 题 目: 多功能数字钟电路设计 初始条件：本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等，也可以使用单片机系统构建多功能数字钟。用数码管显示时间计数值。要求完成的主要任务: 基本功能：1、准确计时，以数字形式显示时、分、秒的时间；2、小时得计时为十二进制（或二十四进制），分和秒的计时要求为60进制；3、校正时间。扩展功能：1、定时功能；2、整点报时功能；3、仿广播电台整点报时。时间安排：1、2015年7月2日，做课设具体实施
2、计划与课程设计报告格式的要求说明。2、2015年7月2日至2015年7月5日，查阅相关资料，确定方案，仿真调试。3、2015年7月5日至2015年7月8日，焊接实物，电路调试和设计说明书撰写。4、2015年7月9日上交课程设计成果及报告，同时进行答辩。课设答疑地点：鉴主十七楼七号实验室指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘要1Abstract21 系统原理框图32 方案设计与论证42.1 振荡器42.2 分频器52.3 时分秒计数器52.4 校时电路62.5 定时控制电路83 单元电路的设计103.1 译码及驱动显示电路的设计：103.2 时钟电路的设计113.
3、3 时钟脉冲电路的设计113.4 校时电路的设计133.5 闹钟电路的设计143.6 报时电路的设计154 仿真结果及分析164.1 仿真结果164.2 仿真结果分析174.2.1 时钟脉冲仿真结果174.2.2 时钟电路和校时电路仿真184.2.3 闹钟电路及报时电路仿真195 实物焊接及调试216 收获及体会227 元件清单238 参考文献242摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性、且无机械装置、具有更长的使用寿命。因此得到了更加广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑和时序电路。数字式闹钟是一种用数字电
4、路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字式闹钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字式闹钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字式闹钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。关键词：数字式闹钟；组合逻辑电路；时序逻辑电路。 Abstract Digital clock is a kind of when using a digital circuit technology, minutes and seconds
5、 timer device has higher accuracy compared with the mechanical clock and intuitive, and no mechanical device, has a longer service life. So has been more widely used. Digital clock in principle is a typical digital circuit, including the combinational logic and sequential circuits. Digital alarm clo
6、ck is a kind of when using a digital circuit technology, minutes and seconds timing device, has higher accuracy compared with the mechanical clock and intuitive, and no mechanical device, has a longer service life, therefore has been widely used. Digital clock in principle is a typical digital circu
7、it, including the assembly logic circuit and sequential circuits. At present, the digital alarm clock function is stronger and stronger, and there are a variety of special selection of large scale integrated circuit. Digital alarm clock is suitable for automatic ringing the bell, automatic radio, ca
8、n also be applied to electricity saving, water saving and automatic control multi-channel electrical equipment. Keywords: digital alarm clock; Combinational logic circuit; Temporal logic circuit. 多功能数字钟的设计与实现1 系统原理框图时电路个位分电路十位分电路个位秒电路十位秒电路个位时钟脉冲分电路校时时电路校时闹钟比较器闹钟比较器闹钟比较器时电路十位闹钟比较器扬声器电路图1 系统原理框图2 方案设计
9、与论证2.1 振荡器方案一： 振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路（如图2）。石英晶体振荡器的作用是产生时间标准信号，因此一般采用石英晶体振荡器经过分频得到这一时间脉冲。图2 石英晶体振荡器如果精度要求不高也可以采用由集成逻辑门与R、C组成的时钟源振荡器或由集成电路定时器555与R、C组成的多谐振荡器。方案二:定时器555与RC组成的多谐振荡器作为时间标准信号源。图3 555振荡器 综上分析，选择方案二，用555组成的脉冲产生电路作为信号源，他工作稳定而且误差较小，在本次课设中可以较好的满足要求。2.2 分频器 分频器的功能主要有两个：一是产生标准脉冲信号二是提供功能
10、扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。2.3 时分秒计数器 一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS90，其内部逻辑框图如图4所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图4 74LS90内部逻辑图 秒个位计数单元为10进制计数器，无需
11、进制转换，只需将0与1（下降沿有效）相连即可。0（下降沿有效）与1Hz秒输入信号相连，可作为向上的进位信号与十位计数单元的0相连。秒十位计数单元为6进制计数器，需要进制转换,可以利用74LS90的有两个清零端的特点，在不用门电路的情况下实现10进制转6进制，具体电路见下面设计图。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。 时计数单元电路是一个“24翻1”的特殊进制计数器，即当数字钟运行到23时59分59秒，秒的个位计数器再输入一个脉冲时，数字钟应自动显示00时00分00秒，实现日常生活习惯用的计时规律。2.4 校时电路 方案一：通常，校正时间的方法是：首先截断正常的
12、计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图5所示为所设计的校时电路。图5校时电路1方案二： 校时电路是有与非构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。图6 校时电路22.5 定时控制电路方案一： 例 要求上午7时59分发出闹时信号，持续时间1分钟。 解 7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1
13、=0111,分十位计数器的状态为（Q3Q2Q1Q0M2=0101，分个位计数器的状态为（Q3Q2Q1Q0M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。所以闹时控制信号Z的表达式为 （1.1）式中，M为上午的信号输出，要求M=1。如果有与非门实现式（1.1）所表示的逻辑功能，则可以将Z进行布尔代数变换，即 （1.2）实现上式的逻辑电路如图6所示，其中74LS20位四输入2与非门，74LS03为集电极开路（OC门）的2输入4与非门，因OC门的输出端可以进行“线与”,使用时在它们的输出端与电源+5V端
14、之间应接一电阻Rp,Rp的值通过计算，取RL=3.3k欧姆。如果控制1kHz高音和驱动音响电路的两级与非也采用OC门，则Pp的值应重新计算。 图7 闹时电路 方案二 利用数字电子技术基础中的所学过得知识，4片4位数值比较器74LS85串联比较时、分的十位个位，当时间到达与所定时的时间相同时，即A=B时，输出高电平，从而驱动音响电路。综上所述，方案二利用4片数值比较器74LS85芯片串联法时，可以很方便的定时。而且思路很简单，易实施。3 单元电路的设计3.1 译码及驱动显示电路的设计：电路由数码显示管和译码器组成。译码器选择CD4511，其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。ag是 7 段输出，可驱动共阴LED数码管。芯片引脚图及功能表
