《电压基准及时间基准解析》由会员分享，可在线阅读，更多相关《电压基准及时间基准解析（11页珍藏版）》请在金锄头文库上搜索。
1、细心整理01 电压基准刚好间基准全部模数转换器(ADC)和数模转换器(DAC)都须要一个基准信号，通常为电压基准 。 ADC的数字输出表示模拟输入相对于它的基准的比率；DAC的数字输入表示模拟输 出相对它的基准的比率。有些转换器有内部基准，有一些转换器须要外部基准。不管怎样所 有转换器都必需有一个电压(或电流)基准。数据转换器的最早应用是用于缓慢变更信号的直流测量。在这种状况下，测 量 的精确定时并不重要。当今大多数数据转换器是应用在数据采集系统，在这种系统中必需处 理大量等间隔的模拟采样值，而且频谱信息及幅度信息同样重要，这里涉及到的采样频率或 时间基准(采样时钟或重建时钟)及电压基准一样重
2、要。电压基准问：一个电压基准怎样才算好?答：电压基准及系统有关。在要求确定测量的应用场合，其精确度受运用基准值 的精确度的限制。但是在许多系统中稳定性和重复性比确定精度更重要；而在有些数据采集 系统中电压基准的长期精确度几乎完全不重要，但是假设从有噪声的系统电源中派生基准就 会引起误差。单片隐埋齐纳基准(如AD588和AD688)在10 V时具有1 mV初始精确度(001 %或100 ppm)， 温度 系数为15 ppm/C。这种基准用于未调整的12位系统中有足够的精确度(1 LSB=244 ppm) ，但 还不能用于14或16位系统。假设初始误差调整到零，在限定的温度范围内可用于14位和16
3、位 系统(AD588或AD688限定40温度变更范围，1 LSB=61 ppm)。对于要求更高的确定精度，基准的温度须要用一个恒温箱来稳定，并参照标准校准。在 许多系统中，12位确定精度是不须要这样做的，只有高于12位辨别率才可能须要。对于精确 度较低(价格也会降低)的应用，可以运用带隙 基准。问：这里提到的“隐埋齐纳”和“带隙”基准是什么意思?答：这是两种最常见的用于集成电路中的精细基准。“隐埋”或表层下齐纳管比 较 稳定和精确。它是由一个具有反向击穿电压修正值的二极管组成，这个二极管埋在集成电路 芯片的表层下面，再用爱惜扩散层覆盖以免在外表下击穿，见图11。图11 表层齐纳二极管及隐埋齐纳
4、二极管构造图 硅芯片外表和芯片内部相比有较多的杂质、机械应力和晶格错位。这是产生噪声和长期 不稳定性的缘由之一，所以隐埋式齐纳二极管比表层式齐纳二极管的噪声小，而且稳定得多 ，因此它被优先接受于芯片基准源上作为精细的集成电路器件。但是隐埋式二极管的击穿电压标称值大约为5 V或更大一些，而且为了使它处于最正确工作 状态，必需吸取几百微安的电流，所以这种方法对于必需工作在低电压并且具有低功耗的基 准 来说是不适宜的。对于这样的应用，我们宁愿用“带隙”基准。于是研制出一个具有一个正 温度系数的电压用以补偿具有负温度系数的晶体管的V be ，用来维持一个恒定的“带 隙”电压(见图12)三极管Q2放射极
5、面积是Q1的8倍；这两个管子在R1上产生 一个正比于确定温度的电流，一个正比于确定温度的电压及Q1的V be 串联，产生电 压VZ，它不随温度变更并且可以被放大(见图12)，这个电压等于硅的带隙电压(外推到 确定零度)。图12 带隙基准原理图 带隙基准及最好的隐埋齐纳基准相比，其精确度和稳定性稍稍差一点儿，但是温度特性 可优于3 ppm/C。问：在运用电压基准时应留意些什么问题?答：须记住好的模拟电路设计的根本考虑是：留意在高阻抗导体上的电压降、 来自公共地线阻抗的噪声和来自不适当的电源去耦产生的噪声。考虑基准电流流淌的方向， 并且对容性负载要多加当心。问：我知道电压降和噪声的影响，但是基准是
6、不是必需向导体电压降供应足够大的 电流影响才明显?答：通常基准电路内部是经过缓冲的，大多数状况可流出或流入510 mA电流。 有些应用须要这样大的或更大一点的电流，例如把基准作为系统的基准。另外一种状况是 激励高速闪烁式ADC的基准输入，它具有特殊低的阻抗。10 mA电流流过100 m阻抗，产生1 mV电压降，这可能算是比拟明显的了。最高性能的电压基准，如AD588和AD688，对于它们 的输出和输出接地端接受开尔文接法(见图13)。接线时应靠近误差源四周的反应回路幸免 电压降的影响；当电流缓冲放大器被用来驱动许多负载，或吸取流到错误方向的电流时它 们也可修正增益和 失调误差。检测端应当接到缓
7、冲放大器的输出端(最好接在负载上)。 问：什么叫开尔文接法? 答：开尔文接法(Kelvin connections)又称强制及检测接法(force and sense connections )，是用来消退电路中导线上产生的电压降影响的一种简便方法。如图14(a)所示，负载电 流 (IL)和导线电阻(R)在负载上产生一个电压误差，V ERROR =RIL。图14(b)所示 的开 尔文接法解决了放大器的强制环路内的导线电阻和检测的负载电压所带来的问题。放大器对 负载电压的任何误差都做了修正。在图14所示的电路中放大器的输出电压事实上应当为10 V+V ERROR ，在负载上的电压却是所要求的10
8、 V。AD588有三个放大器用来供应开尔文接法。放大器A2特地用来接地强制检测，而独立的 放大器A3和A4可随意选用作为其它的强制检测接法的核心器件。 图13 AD588功能框图 图14 开尔文接法的优点 问：“流到错误方向”是什么意思?答：考虑一个工作电源电压为+10 V、输出为+5 V的基准。假设它的5 V输出端 是通过 一个接地的电阻器取出的，那么电流将从基准端流出。假设电阻器不接到电源的+10 V端， 那 么电流将流入基准端。大多数基准允许电流流入或流出。但是有些基准只允许供应电流而不 吸取电流或者吸取实力比流出实力小得多。这样的器件，利用产品说明中规定的输出电流方 式可以识别，对于有
9、相当大的净电流必需流入基准端的应用场合，就不能运用这种器件。一 个常见的例子是用一个正基准改为负基准(见图15)。 问：为什么不去买一个负基准呢?答：因为大多数单极性电压输出的基准都是正基准。当然，两端有源基准可用于 任何极性，它们的运用方法和齐纳二极管一样(并且它们通常是带隙基准)。对于被用作负基准的三端正基准，它确定会吸取电流。它的输出端连到 接地端，而它的 接地端(将成为负基准端)经过一个电阻器(或一个恒流源)接到负电源端。正电源端通常必需 接到正电源，它至少比接地端要高几伏。但有一些器件也能用二端方式供应负基准：正电源 端和输出端都接到接地端。电阻器RS(或恒流源)必需选择适合于负电源
10、所要求值，并且基准负载电流、接地端电流和 输出端电流都在额定范围内。图15 AD586负基准接线图 问：容性负载是怎么回事?答：许多基准带有输出放大器，当接上大的容性负载工作时，输出会变得不稳定 并且可能振荡。因此为了削减噪声，在基准输出端接上(几个F或更大)的大电容是不妥当 的 ，但110 nF的电容时时是允许的，有一些基准(如AD588)有削减噪声端，电容可以平安地 接 上去。假设供应强制检测端，在容性负载条件下有可能改善回路动态特性。为弄清楚，请查 阅产品说明和询问制造厂家应用工程师。即使电路是稳定的，运用大的容性负载也是不合理 的，因为这样会使基准导通时间增加。问：电源一接通，基准能立
11、刻导通吗?答：决不是这样。在许多基准中驱动基准元件(齐纳管或带隙基准)的电流是从稳 定输出中分流出来的。这种正反应增加了直流稳定性，但却产生一个阻制启动稳定的“断” 状态 。芯片内部电路为了解决这个问题并且便于启动，通常设计成吸取接近最小的电流，所以许 多基准要稍稍慢一点才能到达指标(一般须要110 ms)。有些基精的确给出了比拟快的 启动特性，但也有一些还是比拟慢的。假设设计师须要在电源接通后要求基准电压能特殊快速地应用于电路中，就要选择具有 足够快的导通特性的基准，并且应使降噪电容(noise reduction capacitance)最小。为了 使系统省电，基准导通延迟可能会限制数据转
12、换 系统选通供电的时机，即使基准位于转换器芯片内部，这个问题照旧应当 考虑。另外考虑转换器的电源起动特性在这种系统中也是同样重要的。高精度的基准在电源接通后，芯片到达热稳定之前可能须要一个额外的热稳定周期并且 使 得受热所引起的失调到达它们的最终稳定值，这种影响在产品说明中将会给出，一般不超过 几秒钟的时间。问：能否运用高精度基准来代替内部基准使转换器更精确?答：不必要。例如常规的AD574的换代产品高速AD674B出厂调整好的校准误差 为 025%(10 LSB)，它带有内部基准精确度在100 mV(1%)以内。因为10 V的025%为25 m V，所以满度为10000 V25 mV。 假设
13、一个具有1%的AD674B，出厂调整时，用增加1%增益方法使满度成为10000 V 调整到高 的内部基准(101V)，倘如把精确度基准为1000 V的基准AD588接到AD674B基准的输入端 ，满度就变为10100 V，误差是原来指标中最大误差的4倍，所以这种做法是不必要的。时间基准问：你为什么说系统的时钟是一种基准?答：这个说法并不是指对模数转换器所施加的转换时钟。原那么上它用于数据采集 系统的采样时钟。在这些系统中，对于存储、通信、计算分析或其它处理须要对信号遵照预 定的间隔(通常是等间隔)重复采样。采样时钟的品质是系统性能的一个限制因素。问：晶体振荡器是特殊稳定的，是吗?答：晶体振荡器
14、虽然具有很好的长期稳定性，但它常常产生短期的相位噪声。如 果设计者不运用晶体振荡器而运用RC弛张振荡器(如555或4046)也会导入相位噪声。弛张振 荡器有很大的相位噪声。问：怎样才能保证采样时钟具有低的相位噪声?答：在你的微处理器或数字信号处理器中不能运用晶体振荡器电路作为采样时钟 源。在晶体振荡器电路中尽可能不运用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体 构 成的，这不仅对长期稳定性没有好处，而且会引入比一个简洁的晶体管振荡器还坏的相位噪 声 。另外来自处理器的数字噪声，或者从集成封装的其它门电路来的数字噪声(假设逻辑门用 作振荡器)将作为相位噪声出此时此刻振荡器输出端。志向状况下，
15、可运用一只晶体管或场效应管作为晶体振荡器和具有一个逻辑门的缓冲器。 这个逻辑门和振荡器本身具有去耦极好的电源。集成封装的门电路将不被接受，因为来自那 里的逻辑噪声将对信号相位调制(它们可以用在直流场合，但不能用于快速开关状态)。 假设在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器，要使这个分 频器的电源及系统逻辑分别进展去耦，以使电源噪声避开相位调制时钟。采样时钟电源线应远离全部的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离 低电平模拟信号线，以免使之恶化。问：你已经告知我不要运用处理器中的时钟振荡器作为采样的时钟源。为什么不能 运用?因为这些信号之间有一个恒定的相位关
16、系，所以两者用同一振荡器不是很合理吗?答：的确如此，但在这种状况下运用一个独立的低噪声振荡器驱动处理器的时钟 输入和经过分别缓冲的采样时钟分频器(虽然它们可封装在一起)时时是比运用处理器中的 振荡器要好。在具有低采样速率中等精度的系统中运用处理器内部振荡器才有可能，但要用 图16核对。问：一个采样时钟上的噪声问题究竟怎样紧要?这个问题在有关数据采集系统的 文章中很少见。答：因为运用系统的限制因素是采样保持电路的孔径抖动，所以采样时钟的相位 噪声往往被无视。但假设我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟链中 总相位噪声的一个成分。最新的采样模数转换器的孔径抖动的重要性比相位噪声的其它成分 要小。图16 采样时钟的总相位抖动对信噪比或有效位 数的影响图16
