《多用时间控制器设计资料.doc》由会员分享，可在线阅读，更多相关《多用时间控制器设计资料.doc（30页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空航天大学课程设计任务书课程名称_数字逻辑课程设计_课程设计题目_多用时间控制器的设计_课程设计的内容及要求：一、设计说明与技术指标设计一个多用时间控制器，技术指标以下：1. 走时精度，每天偏差小于等于1秒。2?启动控制时间偏差不超出1分钟。3.控制时间能够随意设置（如响铃时间6秒，音乐声30秒，电饭锅30分等等）。二、设计要求1. 在选择器件时，应试虑成本。2 ?依据技术指标，经过剖析计算确立电路和元器件参数。3. 画出电路原理图（元器件标准化，电路图规范化）。三、实验要求1. 依据技术指标拟订实验方案；考证所设计的电路，用软件仿真。2. 进行实验数据办理和剖析。四、介绍参照资料1?童
2、诗白，华成英主编.模拟电子技术基础.M北京：高等教育第一版社，2006年2?闫石主编，数字电子技术基础（第五版）.M北京：高等教育第一版社，2006年五、依据要求撰写课程设计报告成绩评定表:序号评定项目评分红绩1设计方案正确，拥有可行性，创新性（15分）2设计结果可信（比如：系统剖析、仿真结果）（15分）3态度仔细，恪守纪律（15分）4设计报告的规范化、参照文件充分（许多于5篇）（25分）5辩论（30分）总分最后评定成绩（以优、良、中、及格、不及格评定）指导教师署名:2016年6月17日一、概括数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。依据数字集成电路中包括
3、的门电路或元、器件数目，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。应用的仿真工具Multisim是美国国家仪器（NI）有限企业推出的以Windows为基础的仿真工具，合用于板级的模拟/数字电路板的设计工作。工程师们能够使用Multisim交互式地搭建电路原理图，并对电路进行仿真，通过Multisim和虚构仪器技术，PCB设计工程师和电子学教育工作者能够达成从理论到原理图捕捉与仿真再到原型设计和测试这样一个完好的
4、综合设计流程。三位数字显示计时准时器是用来计时准时报警的，发射一个脉冲信号，经过74LS160D计数器来实现分秒的计时。显示器由6个LED数码管构成，来显示分和秒的。经过设置两个开关，来实现计时准时器的随意启停以及复位。经过用74HC154的片子进行译码，这样就能够比较方便的设计出合理的电路，用与门和非门来实现计时准时器在特定的时间点声光报警，此装置能够用于各样计时器以及不一样种类的报警准时装置，如闹钟，计时器，数码家电等等各个行业，用途十分宽泛。二、方案设计本课题的基本思路是在设计出一个时钟的基础上，利用储藏器设准时间，在设定的时间进行报警、提示等现象。这个装置在平时生活顶用得特别宽泛。本课
5、题的要点在储存器、准时单元和履行单元。技术指标及要求：1.走时精度，每天偏差w1秒。2?启动控制时间偏差不超出1分钟。3.控制时间能够随意设置（如铃响时间6秒，音乐声30秒，电饭锅30分）整个思路的框图以下列图1所示。将标准秒信号送入“秒”计数器，累计60秒发出一个“分”脉冲信号，送到“分”计数器中；分计数器累计60散发出一个“时”脉冲信号，该信号将被送到“时”计数器。“时”计数器采纳24进制计数器，实现对一天24小时的显示。D储存电路是依据计时系统输出状态，产生一脉冲信号，而后去触发D储存器实现准时打铃。准时履行器中的准时单元是数字的准时电路。只需合适地改变“与非”门的接法和计数器的位数，就
6、能够改变准时长短，履行单元经过集电极开路“与非”门的输出端，直接接负载继电器控制电子器件的正常运转。图1电路整体方框图1.时、分、秒电路的设计（1）秒信号发生器的设计本实验要求每天偏差w1秒。我采纳1HZ的标准脉冲。本设计采纳555集成准时器构成多谐振荡器产生1Hz的标准脉冲电路图（如图2所示）。555准时器与两个电阻和一个电容产生负脉冲序列，获得秒脉冲的信号的电路波形图（如图2）。令R=43kQ，R=50kQ，C=10uF,产生周期T为1秒的脉冲信号。（2）时、分、秒计数器的设计本实验采纳74LS160分别构成60进制和24进制计数器分别作为分秒和时。1）60进制计数器。先将2片芯片连结成高
7、位的QB和QC分别接至俩芯片的Ro,Ri端,100进制计数器，在此基础上，用在第60个脉冲后，计数器输出为反应清零法将01100000,高位的QB和QC同时为1,再经过一个与门使计数器立刻返回到00000000状态。2）24进制的计数器。先将2片芯片连结成100进制计数器，在此基础上，用反应清零法将高位的QB和低位的QC分别接至俩芯片的Ro,Ri端，在第24个脉冲后，计数器输出为00100100,高位的QB和低位的QC同时为1,再经过一个与门使计数器立刻返回到00000000状态。（3）随意准时电路的设计随意准时电路有由译码器和D触发器构成，附加有两个灯泡作为闹钟，通过用译码器提早设置闹钟的准
8、不时间，用D触发器构成的锁存器将输入的闹钟时间保留，而后用比较器比较计不时间与锁存器的闹钟时间，若时间相等，输出闹钟信号，进行闹钟。图2脉冲信号波形图2.译码显示电路的设计译码电路功能是将“时”、“分”、“秒”计数器的输出译码进行翻译，变为相应的数字。用于驱动LED七段数码管的译码器，常用74LS47来实现。3.随意准时电路的设计定是电路设计经过74HC154的译码片子对信号进行译码显示，这样能够很方便的设置随意准时的控制时间，关于电路的实质运用有很大的可行性，用灯泡显示准不时间的显示器件，不单成效显然，并且经济可行，低价。三、电路设计3.1计数/编码电路力卩、减输入信号经十六进制计数器后分别
9、获得分和秒的输出信号，而后输入到译码显示电路，十六进制计数器由三块74LS161Q可预置BCD加/减计数器（双时钟）构成（如图3部分）。秒的个位计数应逢十进一，秒的十位计数应逢六进一，分计数应逢十进一。74LS160是中规模集成同步十进制加法计数器，拥有异步清零和同步预置数的功能。使用74LS160经过置零法或置数法能够实现随意进制的计数器。异步清零：当R40时，Q0=Q仁Q2=Q3=0。同步预置:当LD=0时，在时钟脉冲CP上涨沿作用下，Q0=D0,Q仁D1,Q前D2,Q3=D3o锁存：当使能端EPET=0时，计数器严禁计数，为锁存状态。计数:当使能端E吐ET=1时，为计数状态。对74LS1
10、60的片子进行串行可制作为100进制的，对秒和分钟的进位，个位是0-9的十位进位计数，每次逢9进一，关于十位的数字由0-5的进位关系，每次逢5进一，故经过两个片子串行或许并行可以从0-59的60进制的计时器，切合实验的要求设计思路，关于电路的可行性有很大的合用性。用两片74LS160和门电路构成24进制计数器（用复位法），要求译码显示，并显示数字为0023的循环。用74LS160和门电路设计一个计数译码显示电路，要求计数显示为0-6。孕z机a-a芸世警首或ODO口UJJI芸S3号芸姜言ti或DKJ口UJU/ALL141iJ7Q&5II?i U13CoZjI/1JTCAU13AU14A4fUUCMLSDOO/IUUB74LSOOD74LSOBDML泅74LSOODU16B741SOADHI5
