《数字时钟课程设计》由会员分享，可在线阅读，更多相关《数字时钟课程设计（12页珍藏版）》请在金锄头文库上搜索。
1、精品文档，仅供学习与交流，如有侵权请联系网站删除1 绪 论1.1 课题背景及目的在日常生活和工作中，我们常常用到定时控制，如扩印过程中的曝光定时等。早期常用的一些时间控制单元都使用模拟电路设计制作的，其定时准确性和重复精度都不是很理想，现在基本上都是基于数字技术的新一代产品，随着数字集成电路性能价格比的不断提高，新一代产品的应用也越来越广泛，大可构成复杂的工业过程控制系统，完成复杂的控制功能。小则可以用于家电控制，甚至可以用于儿童电子玩具。它功能强大，体积小，质量轻，灵活好用，配以适当的接口芯片，可以构造各种各样、功能各异的微电子产品。随着电子技术的飞速发展，家用电器和办公电子设备逐渐增多，不
2、同的设备都有自己的控制器，使用起来很不方便。根据这种实际情况，设计了一个单片机多功能定时系统，它可以避免多种控制器的混淆，利用一个控制器对多路电器进行控制，同时又可以进行时钟校准和定点打铃。它可以执行不同的时间表（考试时间和日常作息时间）的打铃，可以任意设置时间。这种具有人们所需要的智能化特性的产品减轻了人的劳动，扩大了数字化的范围，为家庭数字化提供了可能。1.2数字时钟的应用数字电子钟具有走时准确，一钟多用等特点，在生活中已经得到广泛的应用。虽然现在市场上已有现成的电子钟集成电路芯片出售，价格便宜、使用也方便，但是人们对电子产品的应用要求越来越高，数字钟不但可以显示当前的时间，而且可以显示日
3、期、农历 、以及星期等，给人们的生活带来了方便。另外数字钟还具备秒表和闹钟的功能，且闹钟铃声可自选，使一款电子钟具备了多媒体的色彩。时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使电子钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。2
4、电路原理设计本系统采用振荡器、分频器、计数器、译码器、显示器、校时电路组成。由LED七段数码管来显示译码器所输出的信号。采用了74LS系列中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。总体的设计方案如下。2.1 总体方案设计一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。方案一：首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用清零法分别组成六十进制的“秒”计
5、数器、六十进制“分”计数器、24进制“时”计数器。清零法适用于有异步置零输入端的集成计数器。原理是不管输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回到“0000”状态。清零信号消失后，计数器又可以从“0000”状态开始重新计数。使用CB555定时器的输出作为“秒”计数器的CP脉冲，把秒计数器的进位输出作为“分”计数器地CP脉冲，分计数器的进位输出作为“时”计数器的CP脉冲。使用74LS48为驱动器，共阴极七段数码管作为显示器。方案二：首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用置数法分别组成六十进制的“秒”计数器
6、、六十进制“分”计数器，24进制“时”计数器。置数法适用于具有预置数功能的集成计数器。对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端A、B、C、D的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。使用CB555定时器的输出作为“秒”计数器的CP脉冲，把“秒”计数器的进位输出作为“分”计数器的CP脉冲，“分”计数器的进位输出作为“时”计数器的CP脉冲。使用74LS48为驱动器，共阴极七段数码管作为显示器。方案一和方案二的设计都很正确，但是方案二在6
7、0进制计数器上采用的是置数法，比方案一效果要好。因为清零法在计数进位上不稳定，需要加一个触发器，效果才比较好，但是本着设计简洁，效果稳定的前提下采用方案二。通过数字钟方框图和原理图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器加分频器来实现。将标准“秒”信号送入“秒”计数器，“秒”计数器采用60进制计数器，每累计60秒发出一个分脉冲信号，该信号将作为“分”计数器的时钟脉冲。“分”计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到“时”计数器。“时”计数器采用24进制计时器。译码显示电路
8、将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。2.2 数字钟的组成原理图数字钟的原理框图如图1-1所示，它是由振荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。工作时555定时器组成的电路产生稳定的脉冲信号，经过3次分频，得到“秒”脉冲信号，并送至计秒电路；当计秒电路满60时，输出秒进位信号，送计分电路；当计分电路满60时，输出分进位信号，送计时电路；当计时电路满24时，“时”、“分”、“秒”计数器同时自动清零。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振 荡 器分频器图2-1 数字钟方框
9、图2.3 主干电路的设计2.3.1 振荡器振荡器是数字钟的心脏，它的作用是产生时间标准信号。数字钟的精度就主要取决于时间标准的频率和稳定度。振荡器可由晶振组成，也可以由555定时器组成。图1-2是由555定时器构成的1kHz的自激振荡器，计时是1Hz的脉冲才是1s计一次数，所以需要分频才能得到1Hz的脉冲。图2-2 555定时器产生频率为1KHZ信号的电路2.3.2 时间计数器电路 时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。2.
10、3.1 秒计数器的设计秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。“秒”计数器为60进制计数器。60进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS160可构成10进制以下的计数器，所以此电路中秒的计时采用74LS160来进行设计。2.3.2 分计数器的设计“分”计数器也是60进制计数器。同“秒”计数器一样是由74LS160计数器设计构成。2.3.3 时计数器的设计时计数器是24进制计数器。考虑到器件的统一能增强调试的成功性，同样采用两片74LS160十进制计数器产生计数和进位.2.3.3 译码驱动电路的设计译码驱动电路
11、将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行编译，变成相应的数字。用于驱动LED七段数码显示常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成
12、清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。选用的计数器全部是二十进制集成片，“秒”，“分”，“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映。每组输出的计数状态都按BCD代码以高低电平来表现。因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。将计数器和译码显示器连在一起。其电路连接图如图1-3所示。图2-3 译码显示电路2.3.4 分频电路的设计分频器的主要功能是产生标准“秒”脉冲信号，选用中规模计数器74LS90就可以实现上述功能。该芯片内部有一个2分频和一个5分频器，要实现10分频就得将中规模计数器74LS90的QA端和其输入
13、端INA相连，即可实现十分之一分频。将3片这样连接的74LS90级联，因为每片为十分之一分频器，3片级联就正好得到1Hz的标准“秒”脉冲信号。具体电路如图1-4。图2-4 分频电路2.4 扩展电路的设计2.4.1 校时电路当时钟指示不准或停摆时，就需要校准时间。校准的方法很多，但对校时电路的要求是，在进行小时校正时不影响“分”和“秒”计数器的正常计数，最常用的有“快速校时法”。校正电路如图1-5所示。该电路由4个与非门和3个开关组成。其中与非门G1和G2组成R-S触发器，是用来防止开关抖动的。与非门G3和G4分别接到时个位进位端和分个位进位端。开关K1、K2分别是时校正、分校正开关。当不校正时
14、开关K1、K2都处于闭合状态。当校正时位时，需要把开关K1打开，然后用手拨动开关K3，来回拨动一次，就能使时个位上的显示增加“1”，根据需要去拨动开关的次数，校正完毕后把K1开关闭合。校“分”位和校“时”位的方法一样。图2-5 校时电路3 基于Multisim的电路仿真 在当今电子设计领域，EDA设计和仿真是一个十分重要的设计环节。在众多的EDA设计和仿真软件中，Multisim以其强大的仿真设计应用功能，在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。Multisim及其相关库包的应用对提高学生的仿真设计能力，更新设计理念有较大的好处。Multisim是Interactive I
15、mage Technologies (Electronics Workbench)公司推出的以Windows为基础的电路仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。它的前身EWB（电子实验平台）软件，最突出的特点是用户界面友好，各类器件和集成芯片丰富，尤其是其直观的虚拟仪表是Multisim的一大特色。Multisim所包含的虚拟仪表有：示波器，万用表，函数发生器，波特图图示仪，失真度分析仪，频谱分析仪，逻辑分析仪，网络分析仪等。而通常一个普通实验室是无法完全提供这些设备的。这些仪器的使用使仿真分析的操作更符
16、合平时实验的习惯。本次毕业设计首先应用Multisim对所设计的电路图进行仿真修改，在保证电路无误的情况下搭建实际数字钟电路。3.1 主干电路的仿真一个完整的数字电子钟有主电路和扩展电路组成。其主要功能是在接入电源时能正确的显示时、分、秒。由于Multisim是慢扫描，所以在给电路加“秒”脉冲时为了达到实际电子钟的走时效果，将用1kHz代替1Hz。而分频器的效果可以通过在分频器电路的各输出端接一示波器看波形的变化。具体的仿真效果如图2-1。图 3-1 主干电路仿真效果图4 系统分析与设计4.1 单元电路设计和器件选择4.1.1 定时器定时器采用555定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电
