《数字逻辑实验指导书》由会员分享，可在线阅读，更多相关《数字逻辑实验指导书（25页珍藏版）》请在金锄头文库上搜索。
1、实验报告要求本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2010xxxxxxx网络3班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD文档实验报告（名称为“实验x 实验报告”， 格式为实验名称、实验目的、实验内容，实验内容中的电路图用EWB中电路图复制粘贴）和实验中完成的各EWB文件（以其实验内容命名）。实验一 电子电路仿真方法与门电路实验一、实验目的1 熟悉电路仿真软件EWB的使用方法。2验证常用集成逻辑门电路的逻辑功能。3掌握各种门电路的逻辑符号。4了解集成电路的外引线排列及其使用方法。5. 掌握用EWB设计新元件的方法。二、实验内容1用逻辑
2、门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404.表1.1 门电路逻辑功能表输 入输 出与门或门与非门或非门异或门反相器BAL=ABL=A+B00011011 2用逻辑门电路库中的独立门电路设计一个8输入与非门，实现，写出逻辑表达式，给出电路图，并验证逻辑功能填入表1.2中。表1.2 8输入与非门逻辑功能表输 入输 出LABCDEFGH11111111011111110011111100011111000011110000011100000
3、01100000001000000003.用逻辑门电路库中的独立门电路设计一个与或非门，实现，写出逻辑表达式，给出电路图，并验证逻辑功能填入表1.2中。表1.2 8输入与非门逻辑功能表输 入输 出LABCDEFGH111111110111111100111111000111110000111100000111000000110000000100000000 实验二 组合逻辑电路设计实验目的1. 掌握组合逻辑电路的设计方法2. 掌握全加器的逻辑功能3. 掌握数据选择器的逻辑功能及用数据选择器实现逻辑函数的方法4. 掌握七段显示数码管的原理及显示译码器的设计方法。实验内容1. 用逻辑门电路库中的独
4、立门电路设计一个全加器电路，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能填入表2.1中。表2.1 全加器逻辑功能表输 入输 出ABCi-1SCo00000010101001011001001100110110101111112. 用数据选择器74151和适当的门电路实现全加器的逻辑功能，给出电路图并验证其逻辑功能与表2.1比较结果是否一致。3. 用逻辑门电路库中的独立门电路设计一个十六进制共阴极7段显示译码器，其译码输出真值表如表2.2所示，写出各输出端的逻辑表达式，给出其电路图，并用EWB仿真验证其功能。 实验三 编码器及其应用实验目的掌握优先编码器的逻辑功能，学会编码器的级联扩展应
5、用。实验内容 1. 验证优先编码器4532的逻辑功能，给出接线电路图，并按表3.1输入编码信号，将各输出端测试结果填入表3.1中。表3.1 优先编码器4532逻辑功能表输 入输 出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO0100000000111011001100011000011000001100000011000000012. 用2片4532级联扩展实现16线-4线编码器的逻辑功能，画出逻辑电路图，给出EWB接线电路图，并验证其逻辑功能填入表3.2。设编码输入信号为A15A0，编码输出信号为L3L0。表3.2 16线-4线优先编码器逻辑功能表输 入输 出EIA15A14A1
6、3A12A11A10A9A8A7A6A5A4A3A2A1A0L3L2L1L0GSEO01000000000000000011100110000110000001001000000001010000000000110000000000001100000000000000110000000000000001实验四 译码器及其应用实验目的掌握译码器的逻辑功能、级联扩展方法及实现逻辑函数的方法实验内容1. 验证3-8译码器74138的逻辑功能，给出接线电路图，并按表4.1输入编码信号，将各输出端测试结果填入表4.1中。表4.1 3-8译码器74138逻辑功能表输 入输 出0XXXXX11XXXX1X1
7、XXX1000001000011000101000111001001001011001101001112. 用2片74138级联扩展实现4线-16线译码器的逻辑功能，画出逻辑电路图，给出EWB接线电路图，并验证其逻辑功能填入表4.2。设译编码输入信号为B3B0，译码输出信号为。表4.2 4线-16线译码器逻辑功能表输 入输 出B3B2B1B0说明00000001001000110100010101100111100010011010101111001101111011113. 用74138译码器和适当的门电路实现逻辑函数，给出电路图，并验证其逻辑功能填入表4.3。表4.3 逻辑函数真值表输 入
8、输出ABCF000001010011100101110111实验五 触发器实验目的1 熟练掌握基本SR锁存器的逻辑功能与电路构成。2 掌握触发器的电路结构与工作原理及状态转换时序关系。3 掌握不同逻辑功能触发器之间的相互转换。实验内容1. 用或非门构成基本SR锁存器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.1中。表5.1 用或非门构成的基本SR锁存器功能表SRQ功能（锁存器状态）000110112. 用与非门构成基本SR锁存器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.2中。表5.2 用与非门构成的基本SR锁存器功能表Q功能（锁存器状态）110110003. 用双向传输门电路4066和适当的门电路构成教材P218页图5.3.3所示的74HC74中的D触发器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.3中
