《单片机原理运用及八音盒设计.doc》由会员分享，可在线阅读，更多相关《单片机原理运用及八音盒设计.doc（23页珍藏版）》请在金锄头文库上搜索。
1、2009级电子信息工程单片机八音盒设计报告书设计题目单片机八音盒设计姓 名蔡强 刘天富学 号20090342036 20090342065学 院工程技术学院专 业电子信息工程班 级09级3班指导教师 胡新新 2012年 5 月 5 日单片机八音盒设计指导教师签名： 2011年 月 日一、指导教师评语指导教师签名： 2011 年 月 日二、成绩 验收盖章 2011年 月 日目录一、单片机设计课程的目的和基本要求4二、八音盒的设计要求4三、关于AT89S5243.1、对于AT89S52的性能介绍43.2、AT89S52的管脚介绍4五、硬件原理及设计说明9六、软件设计流程图9七、程序输入窗口、编码及
2、音乐程序107.1程序输入窗口107.2编码117.3音乐程序12八、仿真和调试19九、元器件清单20十、电路总图211.电路图212. PCB213.实物图22十一、实验总结22十二、参考文献23一、单片机设计课程的目的和基本要求大学本科生动手能力的培养和提高时大学本科的一个重要内容。本次课程的设计目的，是让我们通过课程设计建立起单片机应用系统的概念，根据系统设计要求，掌握初步的单片机系统设计方法，让学生的动手能力和对单片机系统从硬件系统和软件系统设计两个方面都得到实际的提高。为今后的毕业设计打下良好的基础。课程设计的基本要求有：（1） 在课程设计过程中，学会使用89S52片机及相应绘图软件
3、，根据设计要求设计，编程，运行，调试最后提供课程设计报告；（2） 课程设计应由学生本人独立完成，严禁抄袭；（3） 认真编写课程设计报告。二、八音盒的设计要求 单片机八音盒的设计基本要求是设计一个八音盒，并且编写相应的软件，完成八音盒的任务，该控制任务应完成下列功能：（1） 使用七段数码管显示目前演奏的歌曲编号；（2） 用按键操作来选择演奏哪一首歌曲（建几首歌曲旋律，按下单键变可以演奏歌曲）；（3） 演奏时可以按键中断。三、关于AT89S523.1、对于AT89S52的性能介绍 AT89S52是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and E
4、rasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 它可以提供以下的功能标准：（1）4K的字节闪烁存储器；（2）128字节随机存取数据存储器；（3）32个I/O口；（4）2个16位定时/计数器；（5）1个5向量两级中断结构；（6）1个串行通信口；（7） 片内振荡器和时钟电路。另外AT89S2还可以警
5、醒OHZ的惊涛逻辑操作，并支持两种软件的节点模式。3.2、AT89S52的管脚介绍 图1.1 AT89S52的管脚图40脚VCC：供电电压。20脚GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1
6、口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制
7、信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89S52特殊功能口，如下表所示：口管脚 备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验
8、接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PS
9、EN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。3 振荡器特性： XTAL1和XTAL2分别为反向放大器的输入和输出。该反向
10、放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。4芯片擦除： 整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在
11、工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。四、总体设计 (1)要产生音频脉冲，只要算出某一音频的周期(1/音频),然后将此周期除以2,即为半周期的时间,利用定时器计时这个半周期时间,每当计时到后就将输出脉冲的I/O反相,然后重复计时此半周期时间再对I/O口反相,就可在I/O脚上得到此频率的脉冲(2)利用8051的内部定时器使其工作在计数器模式MODE1下,改变记数值TH0及TL0以产生不同频率的方法。例如频率为523HZ,其周期T=1/523=1912微秒,因此只要令计数器定时956/1=956在每记数9次时将I/O口反相,就可得到中音D
12、0(523HZ)。记数脉冲值与频率的关系公式如下：N=Fi/2/Fr N：记数值Fi：内部计时一次为1微秒故其频率为1MHZ Fr；要产生的频率(3)：起记数值的求法如下：T65536N65536Fi2Fr例如：设K65536，F1000000Fi1MHZ，求低音D0（523HZ），高音的D0（1046HZ）的记数值。T65536N65536Fi2Fr6553610000002Fr65536500000Fr低音D0的T6553650000026263627中音D0的T6553650000052364580低音D0的T65536500000104765059表 4.1调个音符频率与计数值T的对照
13、表音符频率简码值（T值）音符频率简码值（T值）低IDO26263628#4FA#74064860#IDO#27763731中5SO78464898低2RE29463853#5SO#83164934#2RE#31163928中6LA88064968低3M33064021#693264994低4FA34964103中7SI98865030#4FA#37064185高IDO104665058低6SO39264260#IDO#110965085#5SO#41564331高2RE117565110低6LA44064400#2RE#124565134#646664463高3M131865157低SI49464524高4FA139765178中IDO52364580#4FA#148065198#IDO#55464633高5SO156865217中2RE58764684#5SO#166165235#2RE#62264732高6LA176065252中3M65964777#6186565268中4FA69864820高7SI1967五、硬件原理
