《时序逻辑电路题.doc》由会员分享，可在线阅读，更多相关《时序逻辑电路题.doc（20页珍藏版）》请在金锄头文库上搜索。
1、时序逻辑电路练习题及答案5.1 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图P5.1解驱动方程：， 状态方程：；， ；， ；输出方程： 由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。表5.1 00000101001100100100011010001001011101110001011101010011 图A5.1电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。5.2 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路
2、的状态转换图。A为输入逻辑变量。 图P5.2解驱动方程：， 状态方程：， 000001010011100111110101010100110001111100010000输出方程： 表5.2由状态方程可得状态转换表，如表5.2所示；由状态转换表可得状态转换图，如图A5.2所示。电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。图A5.25.3 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。图P5.3解 ，； ，； ； +； Y = 电路的状态转换图如图A5.3所示，电路能够自启动。图A5
3、.35.4 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。图P5.4解，代入到特性方程，得：；，代入到特性方程，得：； 由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。表5.4000001010011100111110101011100110000110101010000其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。5.5 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图P5.5解 驱动方程：， ,， 代入特性方
4、程得状态方程： 输出方程： 状态转换表如表5.5所示。 表5.5000010011000011101100101010000111001110000011100110001010010000011000100001000011010101111001101111011110001000000010101010000110110000101011100状态转换图如图A5.5所示。由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。5.6 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。解 如图A5.6所示。5.7 在图P5.7电路中,若两个移位寄存器中的原始数据分别为A
5、3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能?解 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P5.7所示。4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。 表P5.7CPA3A2A1A0B3B2B1B0CIS C001001001100 1
6、10100000110 120010000011 031001000001 041100000000 05.8 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。解 图P5.8电路为七进制计数器。计数顺序是39循环。5.9 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。解 这是一个十进制计数器。计数顺序是09循环。5.10 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P5.10。
7、表P5.10 74LS161、74 LS160功能表输 入输 出说 明EPETCPD3D2D1D0Q3Q2Q1Q0高位在左00 0 0 0强迫清除10D C B AD C B A置数在CP完成101保持不影响OC输出101保持ET=0 ， OC=01111计数注：(1)只有当CP=1时，EP、ET才允许改变状态 (2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1（74 LS160是当Q3Q2Q1Q0=1001时，Oc=1）解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。5.11 试分析图P5
8、.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。解 M=1时为六进制计数器，M=0时为八进制计数器。5.12 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。解 A=1时为十二进制计数器，A=0时为十进制计数器。5.13 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。解 见图A5.13。5.14 分析图P5.14给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P5.14所示。 表P5.1
9、4 74LS290功能表输 入输 出R01R02S91S92Q3Q2Q1Q01100000110000011100100000000计 数计 数计 数计 数注：将Q0与CP1连接,从CP0 送CP为8421码；将Q3与CP0连接,从CP1送CP为5421码解 图P5-14所示为七进制计数器。状态转换图如图A5.14所示。 5.15 试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题5.10。解 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A5.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，
10、且每当电路状态由10011111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由01111111循环。整个电路为63进制计数器，分频比为1:63。5.16 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题5.10。解 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成7190的二十进制计数器。5.17 分析图P5.17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能
11、表见题5.10。解 在出现信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生信号，总的进制为5162183。故为八十三进制计数器。计数范围00000001010010（83进）。5.18 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见题5.10表P5.10（即与74LS161相同，仅进制不同，当Q3Q2Q1Q0=1001时，OC=1，其他情况OC=0）。解 可用多种方法实现，这里给出其中之一，如图A5.18所示。 当计数到364(即0011，0110，0100)时，再来CP脉冲时计数器全部置入“0”。5.19 试用两片异步二五十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P5.14相同。解 如图A5.19所示。5.20 图P5.20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码器74LS147的功能表见表P5.20。74160的功能表与题5.10中表P5.10相同。 表P5.20 74LS147的功能表输
