《3.2.5 加法器.docx》由会员分享，可在线阅读，更多相关《3.2.5 加法器.docx（7页珍藏版）》请在金锄头文库上搜索。
1、课程数字电子技术章节第3章教师陈燕熙审批课题3.2.5 加法器课时2授课日期授课班级教学目的与要求了解加法器的逻辑功能掌握加法器的逻辑符号和逻辑功能教学重点掌握加法器的逻辑符号和逻辑功能教学难点加法器的应用授课类型专业理论课教学方法班级授课教 具多媒体解决重难点的措施从基本的组合逻辑电路入手，组合逻辑电路是由若干基本门电路所组成，所以强化基本门电路的基本知识，是学习组合门电路的基本方法。导入过程设计加法器的功能是实现二进制数的加法运算，有半加器和全加器之分。教学过程一、教学内容：3.2.5 算术运算电路算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍加法运算和减法运算的逻
2、辑电路。3.2.5.1 半加器和全加器1.半加器半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。 两个1位二进制的加法运算可用真值表5.6.1表示，其中S表示和数，C表示进位数。由表中逻辑关系可见，这种加法运算只考虑了 两个加数本身，而没有考虑由低位来的进位，所以称为半加。半加器就是实现表5.6.1中逻辑关系的电路。表5.6.1 半加器真值表被加数A加数B和数S进位数C0000011010101101由真值表可得逻辑表达式:S=AB+ABC=AB利用加AA和摩根定律，可将上式变换成与非形式:由上式可得由与非门组成的半加器如图5.6.1(a)所示。因为半加
3、和S=AB+AB是异或逻辑关系,所以半加器也可利用一个集成异或门和与门来实现，如图5.6.1(b)所示。图5.6.1(c)是半加器的代表符号。(a)由与非门组成(b)由异或门及与门组成 (c)半加器符号图3.2.5.1 半加器 半加器2.全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。根据全加器的功能，可列出它的真值表，如表5.6.2所示。其中Ai和Bi分别是被加数及加数，Ci-1为相邻低位来的进位数，Si为本位和数(称为全加和)Ci为向相邻高位的进位数。 为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图，如图5.6.2所示。为了比较方便地
4、获得与或非的表达式，采用包围0的方法进行化简得表 3.2.5.2 全加器真值表（a）Si的卡诺图（b）Ci的卡诺图图 3.2.5 全加器的Si和Ci卡诺图由上面的化简式可以画出1位全加器的逻辑图，如图5.6.3(a)所示，图5.6.3(b)是它的逻辑符号。（a）逻辑图（b）逻辑符号图 3.2.5 全加器 全加器图3.2.5.4 4位串行进位全加器3.2.5.2 多位数加法器1.串行进位加法器若有多位数相加，则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以采用两片内含两个全加器或1片内含4个全加器的集成电路组成，其原理图如图3.2.5.4
5、所示。由图可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后进行，这种进位方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为克服这一缺点，可以采用超前进位等方式。2.超前进位集成4位加法器74LS283由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路,使每位的进位只由加数和被加数决定，而与低位的进位无关。现在介绍超前进位的概念。 由表3.2.5.2得Si和Ci的逻辑表达式定义两个中间变量Gi和Pi:Gi=AiBiPi=AiBi 当Ai=Bi=1时，Gi=1，由Ci的逻辑表达式得Ci=1，即
6、产生进位，所以Gi称为产生变量。若Pi=1，则AiBi=0，由Ci的逻辑表达式得Ci=Ci-1，即Pi=1时，低位的进位能传送到高位的进位输出端，故Pi称为传输变量。这两个变量都与进位信号无关。将Gi和Pi 代入以上两式得：由上式得各位进位信号的逻辑表达式如下：由此可知，因为进位信号只与变量Gi、Pi和C-1有关，而C-1是向最低位的进位信号，其值为0，所以各位的进位信号都只与两个加 数有关，它们是可以并行产生的。 根据超前进位概念构成的集成4位加法器74LS283的逻辑图和引脚图分别如图3.2.5.5(a)和图3.2.5.5(b)所示。 根据以上表达式可以写出S0S3的表达式。例如经变换和化
7、简得:同理可推导出S0、S2、S3和CO(C3)的表达式。 图3.2.5.5 集成4位加法器74LS283 (a)逻辑图（b）引脚图3.超前进位产生器74182多位数的超前进位加法器的进位是并行产生的，大大提高了运算速度。但是，随着位数的增加，超前进位逻辑电路越来越复杂。为了解决这一矛盾，设计出了专用的超前进位产生器，用多个超前进位产生器连接，既可扩充位数而又不使逻辑电路太复杂。集成超前进位产生器74182的逻辑图和引脚图分别如图3.2.5 (a)和3.2.5 (b)所示。由图3.2.5可以对74182的引出端信号说明如下:74182的输入、输出信号有进位输入端Cn，进位输出端Cn+x、Cn+
8、y、Cn+z，进位产生输出端FG(低电平有效)，进位传输输出端FP(低电平有效)，进位产生输入端G0G3（低电平有效），进位传输输入端P0P3（低电平有效）。74182的逻辑功能如表3.2.5 (a)(e)所示图3.2.5集成超前进位产生器74182(a)逻辑图（b）引脚图由图3.2.5 (a)可得 上式与功能表一致，Cn+x、Cn+y、Cn+z为各位的进位信号，Pi、Gi为低电平有效，Cn是向最低位的进位信号。FP和FG可以用来实现多个超前进位产生器连接，这样既可以扩充位数，而又不使逻辑电路太复杂。具体连接方法见图3.2.5。 综上所述，对算术运算电路归纳为以下几点：1.全加器的主要功能是作
9、多位加法运算，采用正确的连接方式，可以扩展其加法运算的位数。2.全加器还可作为代码转换以及实现其他一些组合逻辑功能，请参考6.2采用中规模集成器件实现组合逻辑电路。3.采用全加器及补码可实现减法运算。二、课堂练习判断题1.全加器的主要功能是作多位加法运算，采用正确的连接方式，可以扩展其加法运算的位数。（ ）2.全加器还可作为代码转换以及实现其他一些组合逻辑功能，请参考6.2采用中规模集成器件实现组合逻辑电路。（ ）3.采用全加器及补码可实现减法运算。（ ） 三、教学小结：组合逻辑电路的输出状态只决定于同一时刻的输入状态。组合逻辑电路制作成一系列中规模集成器件，如编码器、译码器、数据选择器、算术运算电路。必须熟悉这些电路的逻辑功能，才能灵活应用。真值表是分析和应用各种逻辑电路的依据。四、练习题复习
