《SPI串行总线接口的Verilog实现.doc》由会员分享，可在线阅读，更多相关《SPI串行总线接口的Verilog实现.doc（9页珍藏版）》请在金锄头文库上搜索。
1、SPI串行总线接口的Verilog实现摘 要：集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(Serial Peripheral Bus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU 与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款802.11b芯片中的位置,及该接口作为基带和射频的通讯接口所完成的功能,并给出了用硬件描述语言Verilog HDL 实现该接口的部分程序。该实现已经在Modelsim 中完成了仿真, 并经过了FPGA 验证
2、, 最后给出了仿真和验证的结果。 在SOC设计中,利用EDA 工具设计芯片实现系统功能已经成为支撑电子设计的通用平台.并逐步向支持系统级的设计方向发展。而且,在设计过程中,越来越强调模块化设计。 SPI总线是Motorola公司提出的一个同步串行外设接口,具有接口线少、通讯效率高等特点。本文给出的是利用Verilog HDL实现的SPI总线模块,该模块是802.11b无线局域网芯片中一个子模块,该模块完成了芯片中基带(base band)与RF的通讯工作.1 SPI总线接口概述 SPI(Serial Parallel Bus)总线是Motorola公司提出的一个同步串行外设接口,允许CPU 与
3、各种外围接口器件(包括模/数转换器、数/模转换器、液晶显示驱动器等)以串行方式进行通信、交换信息。他使用4条线：串行时钟线(SCK)、主机输入/从机输出线(MISO)、主机输出/从机输入线(MOSI)、低电平有效的使能信号线(CS)。这样,仅需34根数据线和控制线即可扩展具有SPI接口的各种I/O器件 其典型结构如图1所示。SPI总线具有以下特点：(1)连线较少,简化电路设计。并行总线扩展方法通常需要8根数据线、816根地址线、23根控制线。而这种设计,仅需4根数据和控制线即可完成并行扩展所实现的功能。(2)器件统一编址,并与系统地址无关,操作SPI独立性好。(3)器件操作遵循统一的规范,使系
4、统软硬件具有良好的通用性。2 SPI总线接口的设计与实现 该模块是802.1lb无线局域网芯片中的一子模块,其在芯片中的位置如图2所示。 其中base band(基带)为SPI的主控器(master),RF(射频)为SPI的受控器(slave)。SPI interface作为baseband与RF的通讯接口,主要完成以下工作：(1)将从base band接收到的16位的并行数据,转换为RF所能接收的串行数据,并将该数据根据SPI协议送给RF。(2)产生RF所需的时钟信号SCLK,使能信号CSB。(3)接收从RF传回的串行数据,并将其转换为并行数据。(4)将base band发送的数据,与RF返
5、回的数据进行比较,并把比较结果传给base band。 下面给出用Verilog HDL语言实现前两项功能的关键程序,相关变量的声明在此略去。/generate a counteralways (posedge clock or negedge reset)begin if(!reset) counter= 0; else if(enable) begin if(counter 53) counter=counter + 1; endend/generate signal csbalways (posedge clock or negedge reset)begin if(!reset) cs
6、b = 1 & counter = 50) csb = 0; else csb = 1;end/Generate sclkalways (posedge clock or negedge reset)begin case(counter) 6d02: sclk = 1; 6d05: sclk = 1; 6d08: sclk = 1; 6d11: sclk = 1; 6d14: sclk = 1; 6d17: sclk = 1; 6d20: sclk = 1; 6d23: sclk = 1; 6d26: sclk = 1; 6d29: sclk = 1; 6d32: sclk = 1; 6d35
7、: sclk = 1; 6d38: sclk = 1; 6d41: sclk = 1; 6d44: sclk = 1; 6d47: sclk = 1; default sclk = 0;endcaseendalways (counter or csb)begin if(csb = 0) case(counter) 6h00, 6h01, 6h02, 6h03:mosi_index = 5h00; 6h04, 6h05, 6h06:mosi_index = 5h01; 6h07, 6h08, 6h09:mosi_index = 5h02; 6h0A, 6h0B, 6h0C:mosi_index
8、= 5h03; 6h0D, 6h0E, 6h0F:mosi_index = 5h04; 6h10, 6h11, 6h12:mosi_index = 5h05; 6h13, 6h14, 6h15:mosi_index = 5h06; 6h16, 6h17, 6h18:mosi_index = 5h07; 6h19, 6h1A, 6h1B:mosi_index = 5h08; 6h1C, 6h1D, 6hlE:mosi_index = 5h09; 6h1F, 6h20, 6h21:mosi_index = 5h0A ; 6h22, 6h23, 6h24:mosi_index = 5h0B; 6h2
9、5, 6h26, 6h27:mosi_index = 5h0C ; 6h28, 6h29, 6h2A:mosi_index = 5h0D ; 6h2B, 6h2C, 6h2D:mosi_index = 5h0E; 6h2E, 6h2F, 6h30:mosi_index = 5h0F; default:mosi_index = 5h00; endcase else mosi_index = 5h00：endassign mosi=spi_datamosi_index3;(声明：以上程序已经过修改,只供借鉴,不可用作商业用途) 用Verilog HDL实现的SPI总线接口模块,在ModelSim
10、中编译、调试,并做了前仿真。 前仿真通过后,又在Altera公司的EPXA10 Develop Board上做了FPGA验证,结果与在ModelSim 中的仿真结果一致。最后在base band与RF的联合调试过程中,该SPI总线接口模块达到了预期的要求。参考文献1 任志斌,车长征.串行外设接口SPI的应用J.电子技术应用,2002,29(10)：20-22.2 易志明.SPI串行总线接口及其实现j.自动化与仪器仪表,2002,(6)：45-48.3 夏宇闻.Verilog数字系统设计教程M.北京：北京航空航天大学出版社,2003.系统分类: CPLD/FPGA|用户分类: 单片机|来源: 转
11、贴|【推荐给朋友】|【添加到收藏夹】 可复用SPI模块IP核的设计与验证摘要：SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用IP（IntellectualProperty）复用的方法。本文介绍以可复用IP设计方法，设计串行外设接口SPI（SerialPeripheralInterface）模块IP核的思路，用Verilog语言实现，并经FPGA验证，通过TSMC（台湾集成电路制造公司）的0.25m工艺生产线流水实现，完成预期功能。关键词：SoC可复用IPSPIAMBA总线引言随着集成电路设计技术和深亚微米制造技
12、术的飞速发展，集成电路的规模越来越大，出现了片上系统SoC（SystemonChip，又称之为系统级芯片）。由于其在速度、功耗和成本方面的优势，发展势头迅猛。SoC芯片是一个复杂的系统，为了在规定时间完成设计，并提高设计的可靠性，只有依赖基于IP复用的SoC设计方法。如何为SoC设计提供可复用的IP核，成为SoC设计的基础和难点。东南大学ASIC系统工程技术研究中心针对AMBA（AdvancedMicrocontrollerBusArchitecutre，先进微控制器）总线规范开发了一款代号为Garfield的嵌入式微处理器。此微处理器除采用ARM公司ARM7TDMI内核的硬IP外，其余模块采
13、用了自己开发的软IP。本文以串行外设接口SPI为例，介绍基于复用的IP设计与验证的一些经验。此SPI模块基于AMBA的APB（AdvancedPeripheralBus，先进外设总线）规范，可以不作修改地应用在任何符号AMBA总线规范的微处理器设计中。1可复用IP核的SoC设计方法系统级芯片设计中，IP特指经过验证的各种超级宏单元模块电路。VSIA（虚拟器件接口联盟）根据设计层次，将IP划分为三个层次：硬IP、软IP和介于两者之间的固IP。硬IP性能最优但适应性较差，软IP灵活性大、可移植性好。IP核必须具有以下特征：可读性；设计的衍展性和工艺适应性；可测性；端口定义标准化；版板保护。代码编写
14、规则和可综合的书写规范是实现IP核的基础，可保证IP软核在任何EDA工具下编译和综合的正确性。为SoC集成时消除综合产生的风险，我们制定了Verilog代码的书写规范，并要求有详细的注释，易于他人理解和修改。可复用IP设计流程如图2所示。为了容易地将IP集成到芯片中，需要标准化的接口或片上总线，VSIA在这方面作了一定的工作。另外，设计中要尽量将IP核接口部分与功能部分分开，单独作为一模块进行设计，当需要集成到其它互连协议中时，只需修改接口部分。为尽可能地提供灵活性，允许综合时设置多个参数。在最终面向用户的产品发布中，用户手册是非常重要的部分。这部分文档将被用于IP核的选择、集成和验证，是一种非常专业化的文楼。它主要包括模块系统结构、功能框图、输入、输入/输出口
