数电实验报告汇总实验2组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1.掌握组合逻辑电路的功能测试2.考证半加器和全加器的逻辑功能3.学会二进制数的运算规律二、实验仪器及资料1.Dais或XK实验仪一台2.万用表一台3.器件：74LS00三输入端四与非门3片74LS86三输入端四与或门1片74LS55四输入端双与或门1片三、预习要求1.预习组合逻辑电路的剖析方法2.预惯用与非门和异或门构成的半加器、全加器的工作原理3.学习二进制数的运算四、实验内容1.组合逻辑电路功能测试图2－1⑴用2片74LS00构成图2－1所示逻辑电路为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号⑵图中A、B、C接电平开关， Y1、Y2接发光管显示/⑶按表2－1要求，改变 A、B、C的状态填表并写出Y1、Y2逻辑表达式⑷将运算结果与实验比较表2－1输入输出ABCY1Y20000000101011111111111010100111011001010(5)实验过程及实验图：1）连线图：2）实验图：(6)实验总结：用两片74ls00芯片可实现如图电路功能2.测试用异或门（74LS86）和与非门构成的半加器的逻辑功能。
依据半加器的逻辑表达式可知，半加器 Y是A、B的异或，而进位 Z是A、B相与，故半加器可用一个集成异或门和二个与非门构成如图 2－2图2－2⑴在实验仪上用异或门和与门接成以上电路A、B接电平开关S，Y、Z接电平显示⑵按表2－2要求改变A、B状态，填表表2－2输入端A0101B0011输出端Y0110Z0001（ 3）实验过程及实验图：1）管脚图：2）实验图（ 4）实验总结：用异或门（74LS86）和与非门可构成半加器3.测试全加器的逻辑功能⑴写出图 2－3电路的逻辑表达式⑵依据逻辑表达式列真值表⑶依据真值表画逻辑函数 SiCi的卡诺图AiBiBi,Ci-100011110Bi,Ci-10001111000101000101101010111Si=Ci=图2－3⑷填写表 2－3各点状态表2－3AiBiCi-1YZX1X2X3SiCi00000111000100111010100101011011011011010011010110011110111110100111011110111001⑸按原理图选择与非门并接线进行测试，将测试结果记入表 2－4，并与上表进行比较看逻辑功能能否一致表2－4AiBiCi-1CiSi0000001001100011101000101011101011011111（6）实验过程及实验图：1）引脚图：2）实验图：（7）实验总结：3个74ls00芯片可构成全加器4.测试用异或、与或和非门构成的全加器的逻辑功能。
全加器能够用两个半加器和两个与门一个或门构成， 在实验中，常用一块双异或门、 一个与或门和一个非门实现⑴ 画出用异或门、与或非门和与门实现全加器的逻辑电路图 ,写出逻辑表达式⑵找出异或门、与或非门和与门器件，按自己画出的图接线接线时注意与或非门中不用的与门输入端接地⑶当输入端 Ai、Bi、Ci－1为以下状况时，用万用表丈量辑状态填入表 2－5Si和Ci的电位并将其转为逻表2－5输Ai00001111入Bi00110011端Ci-101010101输Si01101001出Ci00010111（4）实验过程及实验图：Si=A⊕B⊕CCi=AB+BC+AC引脚图：实验图：实验3触发器一、实验目的1．熟习并掌握 R－S、D、J－K触发器的构成，工作原理和功能测试方法2．学会正确使用触发器集成芯片3．认识不一样逻辑功能 FF互相变换的方法二、实验仪器及资料1．双踪示波器2．Dais或XK3．器件实验仪74LS0074LS7474LS112二输入端四与非门双D触发器双J-K触发器一台一台1片1片1片二、实验内容1.基本R－SFF功能测试：两个TTL与非门首尾相接构成的基本 R-SFF的电路如图⑴试按下边的次序在 /Sd，/Rd端加信号：3－1所示。
/Sd=0/Rd=1/Sd=1/Rd=1/Sd=1/Rd=0/Sd=1/Rd=1察看并记录 FF的Q、/Q端的状态，将结果填入下表3－1中，并说明在上述各样输入状态下，FF履行的功能？图3-1基本R－SFF电路表3-1/Sd/RdQ/Q逻辑功能0110置11110保持1001置01101保持⑵ /Sd接低电平，/Rd端加脉冲⑶/Sd接高电平，/Rd端加脉冲⑷令/Rd=/Sd，/Sd端加脉冲记录并察看⑵、⑶、⑷三各状况下， Q、/Q端的状态从中你可否总结出基本 R-SFF的Q、/Q端的状态改变和输入端 Sd，Rd的关系⑸当/Sd，/Rd都接低电平常，察看 Q、/Q端的状态当/Sd，/Rd同时由低电平跳为高电平常，注意察看 Q、/Q端的状态重复 3~5次看Q、/Q端的状态能否同样，以正确理解“不定”状态的含义6）实验过程：1）引脚图：2）实验图：2．保持一堵塞型 D发器功能测试双D型正沿边保持一堵塞型触发器 74LS74的逻辑符号如图 3－2所示图3-2DFF逻辑符号图中/Sd，/Rd为异步置位1端，置0端（或称异步置位，复位端）CP为时钟脉冲端试按下边步骤做实验：⑴分别在/Sd，/Rd端加低电平，察看并记录Q、/Q端的状态。
⑵令/Sd，/Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，察看并记录当CP为0、↑、1、↓时Q端状态的变化⑶当/Sd=/Rd=1、CP=0（或CP=1），改变D端信号，察看Q端的状态能否变化？整理上述实验数据，将结果填入下表3－2中⑷/Sd=/Rd=1，将D和Q端相连，CP加连续脉冲，用双踪示波器察看并记录Q相对于CP的波形。