《单元15-时序逻辑电路资料》由会员分享，可在线阅读，更多相关《单元15-时序逻辑电路资料（41页珍藏版）》请在金锄头文库上搜索。
1、电子技术教案第十六单元 时序逻辑电路（156192）第十六单元 时序逻辑电路（8学时第4956学时）主要内容：时序逻辑电路的分析与设计教学重点：时序逻辑电路的分析与设计方法教学难点：时序逻辑电路的设计教学方法：启发式教学、探究式教学教学手段：实验、理论、实际应用相结合第一部分 知识点一、时序电路概述时序电路的状态及输出是与时间顺序有关的，由组合电路和存储电路（多为触发器）组成，1、特点任意时刻的输出，不仅与该时刻的输入有关、还与电路原来的状态有关。2、分类按逻辑功能分为计数器、寄存器等，按触发器工作分为同步电路和异步电路，按电路输出信号特性分为Mealy型（输出与输入及电路现态有关）和Moor
2、e型（输出仅与电路现态有关）电路。二、时序电路的分析1、分析步骤（1）写出电路的时钟方程（各触发器的CP表达式）、输出方程（各输出端表达式）及驱动方程（各触发器的触发信号表达式）。（2）求出电路的状态方程（各触发器的状态表达式）（3）计算得出电路工作状态表（4）画状态图及时序图（5）分析电路功能2、分析举例分析时序电路（1）时钟方程CP0=CP1=CP2=CP输出方程驱动方程、， 、， 、（2）状态方程将J、K代入JK触发器特征方程得各触发器状态方程： 、 、 （3）计算得到状态表现 态次 态输 出 Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10
3、 1 11 0 11 1 10 0 00 1 01 0 01 1 011110111（4）画状态图及时序图（5）逻辑功能这是一个有六个工作状态的同步工作电路，属Moore型电路。（6）有效态和无效态有效态：被利用的状态；有效循环：由效态形成的循环（如上图中的循环a）；无效态：未被利用的状态；无效循环：无效态形成的循环（如上图中的b循环）；能自启动：虽存在无效态，但它们未形成循环，能够回到有效状态；不能自启动：无效态之间形成无效循环，无法回到有效状态。本电路存在无效循环，电路不能自启动。三、时序电路的设计1、设计的一般步骤（1）根据给定条件要求，确定逻辑变量、状态数目，建立原始状态图；（2）合并
4、等价状态（输入相同时、输出相同且转换的状态也相同的状态叫等价状态），得最简状态图；（3）用最少位数的二进制码表示状态，得到编码后的状态图；（4）选择触发器，求时钟方程、输出方程（一般利用卡诺图）、状态方程（一般用卡诺图）；（5）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程；（6）作逻辑电路图（7）将无效态带入状态方程，检查电路能否自启动，若不能自启动，应从新设计或利用触发器的预置端强行将无效态预置到有效态。2、设计举例例1：设计一串行数据检测电路。要求：连续输入3个或3个以上1时输出为1，否则为0。（1）根据给定条件要求，确定逻辑变量、建立原始状态图 用X表示输入、Y表示输出，
5、可用4个状态S0、S1、S2、S3表示电路不同状态，其中，S0表示初态，S1、S2、S3分别表示连续输入1个1、2个1、3个及3个以上1时电路的状态，得到原始状态图：（2）合并等价状态，得最简状态图显然S2、S3等价，合并后的状态图为：（3）用最少位数的二进制码表示状态，得到编码后的状态图三个状态可用两位二进制编码表示：分别用00、01、11来表示S0、S1、S2有了编码状态图，剩余问题便容易解决。（4）选择触发器，求时钟方程、输出方程、状态方程选用2个CP上升沿触发（也可选择下降沿触发）的J、K触发器。让二者同步工作（也可异步工作），则：CP0CP1CP。利用卡诺图得到输出方程：YXQ1n利
6、用次态卡诺图得到状态方程：Q1n+1XQ0n Q0 n+1X（5）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程JK触发器特征方程为变换Q1n+1、Q0 n+1，使之与一致：（加上了约束项为了式子简单。不加也行）比较得驱动方程：J1=XQ0n 、K1=X() ，J0=X 、K0=X()（6）作逻辑电路图（7）将无效态带入状态方程，检查电路能否自启动将无效状态10代入输出方程Y=Q1nQ0n和状态方程Q1n+1XQ0n 、 Q0 n+1X ，得到：电路能自启动。设计完毕。例2：设计一时序电路，实现下图所示的状态图：由于已给出了二进制编码状态图，设计直接从第4步开始。（1）选择触发器
7、，求时钟方程、输出方程、状态方程选用3个CP上升沿触发（也可选择下降沿触发）的D触发器。让三者同步工作（也可异步工作），则：CP0=CP1= CP2=CP。利用卡诺图得到输出方程： 利用次态卡诺图得到状态方程： （2）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程D触发器特征方程为变换Q2n+1、Q1n+1、Q0 n+1，使之与一致： 则 （3）作逻辑电路图参见教材P262图5.1.20。（4）将无效态带入状态方程，检查电路能否自启动当P=0时，有100、101、110、111四个无效状态，分别带入输出方程及状态方程，得到：电路能自启动。设计完毕。四、计数器计数器是记录数据的电路
8、，这种电路一般只有计数脉冲CP信号，很少有另外的输入信号，属Moore型时序电路，且电路主要组成单元是时钟触发器。1、计数器分类（1）按计数进制分二进制计数器、十进制计数器、N进制计数器（2）按计数递增、递减分加法计数器、减法计数器、可逆计数器（3）按计数模分模2n计数器、模非2n计数器计数器（4）按计数器工作情况分同步计数器、异步计数器（5）按计数器使用的开关元件分TTL计数器、CMOS计数器2、同步二进制计数器（1）同步二进制加（法）计数器以3位（模8、M=8）计数器为例进行设计。计数器方框图及状态图选择触发器，求时钟方程、输出方程、状态方程选择3个后沿触发的JK触发器。计数器同步工作，所
9、以CP0= CP1= CP2= CP由C的卡诺图得到输出方程：C=Q2nQ1nQ0n由电路次态卡诺图得到触发器次态卡图，进而得到状态方程。 求驱动方程JK触发器特征方程为变换触发器状态方程，使之与JK触发器特征方程一致： 从而得到：J0=K0=1，J1=K1=Q0n，J2=K2= Q1n Q0n作逻辑电路图根据进位信号连接不同，又一种接法：二者的区别在于上者采用的是串行进位方式、产生进位的时间较长、采用两输入端与门、各触发器均匀带负载；而后者采用的是并行进位方式、产生进位的时间较短、采用多输入端与门、各触发器所带负载是不均匀的、越是低位带的负载越重。同步二进制加计数器级间连接规律n位同步二进制
10、加计数器采用的JK触发器，但已连成了T触发器，所以实际上是T触发器构成的计数器，并且触发器FFi的驱动方程为（i=1，2n-1），而T0= 1，其中是连乘符号。（6）同步二进制加计数器时序图（2）同步二进制减（法）计数器以3位（模8、M=8）计数器为例设计。计数器方框图及状态图选择触发器，求时钟方程、输出方程、状态方程选择3个后沿触发的JK触发器。计数器同步工作，所以CP0= CP1= CP2= CP由B的卡诺图得到输出方程：由电路次态卡诺图得到触发器次态卡图，进而得到状态方程。 求驱动方程JK触发器特征方程为变换触发器状态方程，使之与JK触发器特征方程一致： 从而得到 作逻辑电路图采用串行借
11、位方式：采用并行借位方式：同步二进制减计数器级间连接规律n位同步二进制减计数器同样采用的是T触发器，并且触发器FFi的驱动方程为（i=1，2n-1），而T0= 1。 同步二进制加法计数器时序图（3）同步二进制加减可逆计数器将加法和减法计数合二为一，适当加入控制信号，即构成加减可逆计数器。设控制信号为X，且X=0时为加计数、X=1时为减计数。只需T0=1、，即可。即 电路如下：（4）集成同步二进制计数器有集成4位同步二进制加法计数器74161、74LS161，集成4位同步二进制可逆计数器74191、74LS169、74193、74LS93等。具体功能见芯片说明。3、异步二进制计数器（1）异步二进
12、制加计数器以3位（模8、M=8）计数器为例。计数器方框图及状态图选择触发器，求时钟方程、输出方程、状态方程选择3个后沿触发的JK触发器。从下面的时序图可得到时钟方程从时序图看出：当计数器异步工作时，只需CP0= CP、CP1=Q0、 CP2=Q1由C的卡诺图得到输出方程：C=Q2nQ1nQ0n由电路次态卡诺图得到触发器次态卡图，进而得到状态方程。 求驱动方程JK触发器特征方程为比较得：J0=K0=1，J1=K1=1，J2=K2= 1实际上这是由T触发器构成的。作逻辑电路图也可用D触发器实现电路。D触发器特征方程为比较得： 前沿触发的异步二进制加计数器从前沿触发的异步二进制加法计数器时序图可看出
13、，CP0= CP、CP1=Q()0、 CP2=Q()1而驱动方程、进位输出等均不变。可由JK（实际上T触发器）、或D触发器构成。电路图下：或异步二进制加计数器构成特点异步二进制加计数器是由T触发器构成的。低位触发器的输出作为高位触发器的时钟信号，若是后沿触发，CPi=Qi-1、若是前沿触发，CPi=Q()i-1（2）异步二进制减法计数器以3位（模8、M=8）计数器为例。计数器方框图及状态图选择触发器，求时钟方程、输出方程、状态方程时序图如图所示。仍由T触发器构成。对于时钟方程的表示，前沿触发器和后沿触发器有所不同。后沿触发器： 前沿触发器：CP0= CP、CP1=Q0、 CP2=Q1进位状态方程（T触发器）： ， ，驱动方程：J0=K0=1， J1=K1=1， J2=K2= 1逻辑电路图也可用D触发器实现电路，只需 ， ，（3）异步二进制计数器触发器级连规律异步二进制计数器，无论加计数还是减计数，均可由T触发器购成，所不同的是时钟脉冲CP的连接方式，先总结如下：连接规律T触发器的触发沿前沿触发后沿触发加计数减计数4、同步十进制计数器以8421BCD码为例。（1）同步十进制加计数器计数器状态图选择触发器，求时钟方程、输出方程、状态方程选择4个后沿触发的JK触发器。计数器同步工作，所以CP0= CP
