《数字电子技术期末复习题库及答案汇总》由会员分享，可在线阅读，更多相关《数字电子技术期末复习题库及答案汇总（32页珍藏版）》请在金锄头文库上搜索。
1、第1单元 能力训练检测题 一、填空题1、由二值变量所构成的因果关系称为 逻辑 关系。能够反映和处理 逻辑 关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。3、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 。4、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 权 不同。十进制计数各位的 基数 是10， 位权 是10的幂。5、 8421 BCD码和 2421 码是有权码； 余3 码和 格雷 码是无权码。6、 进位计数制 是
2、表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为 数 制。任意进制数转换为十进制数时，均采用 按位权展开求和 的方法。7、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用 乘2取整 法。8、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换的 二进 数，按照 三个数码 一组转换成八进制；按 四个数码 一组转换成十六进制。9、逻辑代数的基本定律有 交换 律、 结合 律、 分配 律、 反演 律和 非非 律。10、最简与或表达式是指在表达式中 与项中的变量 最少，且 或项 也最少。13、卡诺图是将代表 最小项 的小方格按 相邻 原则排
3、列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的 最小项 之间，只允许 一位变量 的取值不同。14、在化简的过程中，约束项可以根据需要看作 1 或 0 。二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（ 对 ）2、异或函数与同或函数在逻辑上互为反函数。 （ 对 ）3、8421BCD码、2421BCD码和余3码都属于有权码。 （ 错 ）4、二进制计数中各位的基是2，不同数位的权是2的幂。 （ 对 ）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（ 对 ）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （ 错
4、 ）5、逻辑函数F=A+B+C+B已是最简与或表达式。 （ 错 ）6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（ 错 ）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 （ 对 ）8、在逻辑运算中，“与”逻辑的符号级别最高。 （ 对 ）9、标准与或式和最简与或式的概念相同。 （ 对 ）10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。 （ 错 ）三、选择题1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。A、逻辑加 B、逻辑乘 C、逻辑非2、十进制数100对应的二进制数为（ C ）。A、1011110 B、1100010 C、11001
5、00 D、110001003、和逻辑式表示不同逻辑关系的逻辑式是（ B ）。A、 B、 C、 D、4、数字电路中机器识别和常用的数制是（ A ）。A、二进制 B、八进制 C、十进制 D、十六进制5、以下表达式中符合逻辑运算法则的是（ D ）。 A、CC=C2 B、1+1=10 C、01 D、A+1=16、A+BC=（ C ）。A、A+B B、A+C C、（A+B）（A+C） D、B+C7、在（ D ）输入情况下，“与非”运算的结果是逻辑0。 A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是1四、简述题1、逻辑代数与普通代数有何异同？答：逻辑代数中仅含有0和1两个数码，普通代
6、数含有的数码是09个，逻辑代数是逻辑运算，普通代数是加、减、乘、除运算。2、什么是最小项？最小项具有什么性质？答：一个具有n个逻辑变量的与或表达式中，若每个变量以原变量或反变量形式仅出现一次，就可组成2n个“与”项，我们把这些“与”项称为n个变量的最小项，分别记为mn。最小项具备下列性质：对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，该最小项均为0。任意两个不同的最小项之积恒为0。变量全部最小项这和恒等于1。3、试述卡诺图化简逻辑函数的原则和步骤。答：利用卡诺图化简逻辑函数式的步骤：根据变量的数目，画出相应方格数的卡诺图；根据逻辑函数式，把所有为“1”的项画入卡诺图中
7、；用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”项相或，即为化简后的最简与或表达式。 五、计算题1、用代数法化简下列逻辑函数解：解：解： 解：2、用卡诺图化简下列逻辑函数F（A, B, C, D）= m（3, 4, 5, 7, 9, 13, 14, 15）在图中，m5, m7, m13, m15虽然可画成一个圈，但它的每一个最小项均被别的卡诺圈圈过，因此是多余圈。F (A,B,C,D) = m(1,3,5,7,9,11,13)圈零法:本题0的数量远少于1的数量，使用圈零法较简便。3、完成下列数制之间的转
8、换（365）10（ 101101101 ）2（555 ）8（16D ）16 （11101.1）2（29.5）10（ 35.4）8（1D.8）16 （57.625）10（111001.101)2=（71.5 ）8（ 39.A ）164、完成下列数制与码制之间的转换（6分）（47）10（ 01000111 ）8421码 （25.25）10（ 00100101.00120101 ）8421BCD （31.2）8第2单元 能力训练检测题 一、填空题： 1、基本逻辑关系的电路称为 逻辑门 ，其中最基本的有 与门 、 或门 和 非 门。常用的复合逻辑门有 与非 门、 或非 门、 与或非 门、 异或 门和
9、同或 门。2、CMOS集成电路是由 增强 型 PMOS 管和 增强 型 NMOS 管组成的互补对称MOS门电路，其中CC4000系列和 高速 系列是它的主要子系列。3、功能为“有0出1、全1出0”的门电路是 与非 门；具有“ 有1出1，全0出0 ”功能的门电路是或门；实际中集成 与非 门应用的最为普遍。4、普通的TTL与非门输出只有 高电平“1” 和 低电平“0” 两种状态；TTL三态与非门除了具有 1 态和 0 态，还有第三种状态 高阻 态，三态门可以实现 总线 结构。5、集成电极开路的TTL与非门又称为 OC 门，其输出可以 “线与 。6、TTL集成电路和CMOS集成电路相比较， TTL
10、集成门的带负载能力较强， CMOS 集成门的抗干扰能力较强。7、当外界干扰较小时，TTL 与非 门闲置的输入端可以 悬空 处理；TTL 或非 门不使用的闲置输入端应与 地 相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的闲置输入端不允许 悬空 。二、判断正误题1、所有的集成逻辑门，其输入端子均为两个或两个以上。 （ 错 ）2、根据逻辑功能可知，异或门的反是同或门。 （ 对 ）3、具有图腾结构的 TTL 与非门可以实现“线与”逻辑功能。 （ 错 ）4、逻辑门电路是数字逻辑电路中的最基本单元。 （ 对
11、）5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。 （ 错 ）6、74LS 系列产品是TTL集成电路的主流，应用最为广泛。 （ 对 ）7、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。 （ 对 ）8、OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。 （ 对 ）9、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。 （ 错 ）三、选择题1、具有“有1出0、全0出1”功能的逻辑门是（ B ）。A、与非门 B、或非门 C、异或门 D、同或门2、CMOS电路的电源电压范围较大，约在（ B ）。A、5V5V B、318V C、515V D、5V
12、3、若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（ A ）。A、B输入端接高电平，A输入端做为反相器输入端B、B输入端接低电平，A输入端做为反相器输入端C、A、B两个输入端并联，做为反相器的输入端D、不能实现4、（ C ）的输出端可以直接并接在一起，实现“线与”逻辑功能。A、TTL与非门 B、三态门 C、OC门 D、异或门5、（ A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门 D、异或门 C、OC门 6、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ C ）。A、与非门 B、或门 C、或非门 D、异或门7、一
13、个四输入的与非门，使其输出为0的输入变量取值组合有（ B ）。A、15种 B、1种 C、3种 D、7种四、简述题1、数字电路中，正逻辑和负逻辑是如何规定的？答：数字电路中只有高、低电平两种取值。用逻辑“1”表示高电平，用逻辑“0”表示低电平的方法称为正逻辑；如果用逻辑“0”表示高电平，用逻辑“1”表示低电平，则称为负逻辑。2、你能说出常用复合门电路的种类吗？它们的功能如何？答：常用的复合门有与非门、或非门、与或非门、异或门和同或门。其中与非门的功能是“有0出1，全1出0”；或非门的功能是“有1出0，全0出1”；与或非门的功能是“只要1个与门输出为1，输出为0，两个与门全部输出为0时，输出为1”；异或门的功能是“相异出1，相同出0”；同或门的功能是“相同出1，相异出0”。3、TTL与非门闲置的输入端能否悬空处理？CMOS与非门呢？答：TTL与非门闲置的输入端一般也不要悬空处理，但当外界干扰较小时，就可以把闲置的输入端悬空处理；而CMOS与非门闲置的输入端是不允许悬空处
