《基于system_view的4DPSK调制与解调的仿真》由会员分享，可在线阅读，更多相关《基于system_view的4DPSK调制与解调的仿真（17页珍藏版）》请在金锄头文库上搜索。
1、目 录引言11.QDPSK的组成、原理21.1 QDPSK的调制原理21.2 QDPSK的解调原理31.3 QDPSK调制中差分编码与解码41.4 QDPSK中抽样判决61.5 QDPSK中逆码变换模块62.QDPSK系统的仿真72.1 QDPSK调制系统的仿真72.2 QDPSK解调系统的仿真83.QDPSK结果分析104.小结12附录A13附录B15参考文献16陕西理工学院通信原理课程设计引言在现实生活中数字信号的传输可分为基带传输和带通传输。不经载波调制而直接传输数字基带信号的方式称为数字基带传输。然而，实际中大多数信道因具有带通特性而不能直接传输基带信号。为了使数字信号在带通信道中传输
2、，必须对数字基带信号进行数字调制。常用的数字调制方式包括振幅键控、频移键控和相移键控三种基本方式。这三种方式虽是最近几十年里最基础的数字信号编码解码方式，但还不是很完善，有许多值得改进的地方。QDPSK（4 differential phase shift keying）即四相差分相移键控技术是多进制数字调相系统中经常使用的一种技术，它除了可以实现调制解调的最基本目标外，还具有抗干扰能力强、误码性能好、频谱利用率高、对临道干扰小等优点，而且，它成功地解决了四进制绝对移相键控（QPSK）在相干解调过程中产生的相位模糊问题，使系统的性能得以提高。第三代移动通信系统中的VV-CDMA采用的就是这种调
3、制方式。此外，随着技术的进步，特别是超大规模集成电路和数字技术的发展，使得复杂的电路设计得以用少量的集成电路模块实现，甚至使用软件代替实现。因此根据这一现实要求，使用SystemView软件实现QDPSK系统的硬件仿真，使得QDPSK可以更好的被理解和应用。1.QDPSK的组成、原理1.1 QDPSK的调制原理多进制数字相位调制又称多进制，它利用载波的多种不同相位或相位差来表征数字信息的调制方式。QDPSK（四相相对移调制）信号是利用前后码元之间的相对相位变化来表示数字信息。QDPSK信号的调制通常采用码变换加调相法。先将输入的双比特码进行码形变换，再用码形变换器输出的双比特进行四相绝对移相，
4、所得到的输出信号便是四相相对移相信号。如图1.1所示，QDPSK调制系统包括串并转换电路、码元变换电路以及相乘电路。输入的基带信号先经过串并转换电路变成两路速率减半的序列，再经码元变换为两路双极性信号I(t)、Q(t)，再分别对两个正交的载波信号进行调制、相加，即可得到QDPSK信号。图1.1 QDPSK调制系统的原理框图图1.2 QDPSK调制图像未加噪的图像图1.3 QDPSK调制加噪图像1.2 QDPSK的解调原理QDPSK信号的解调通常采用码反变换加相干解调法。QDPSK信号可以看做两个载波正交2DPSK信号的合成，因此对QDPSK信号的解调可以采用与2DPSK信号类似的解调方法进行解
5、调。如图1.4所示，此QDPSK解调器采用的是相干解调-码反变换器方式，即极性比较法。电路主要包括相乘器、抽样判决器、码反变换器及并串转换电路等。QDPSK已调信号与本地载波相乘后，经低通滤波器滤除高频成分量，得到同相支路和正交支路的两路码元分量，经抽样判决器完成波形恢复。然后，两支路码元分别经码反变换后，送入并串转换电路完成并串变换，得到QDPSK解调信号。这种调制方法主要利用了延迟电路将前一码元信号延迟一码元时间后，分别作为上、下支路的相干载波，可直接比较前后码元的相位。图1.4 QDPSK解调系统的原理框图图1.5 QDPSK解调后图像1.3 QDPSK调制中差分编码与解码QDPSK可有
6、两路载波正交的2PSK信号相加而成，这可用正交型调制器实现。双比特信码,（有00，01，10，11四种组合方式）与QPSK信号相位的关系称为QPSK相位逻辑，共有4 1=24种然而，正交型调制电路本身所产生的QPSK信号刚好满足循环码相位逻辑关系，也就是说产生循环码相位逻辑QPSK信号的电路很简单，这是循环码相位逻辑QPSK信号的优点之一它还有另一个更重要的优点：由于循环码所有相邻码组只相差一个码元，故当载波相位受噪声干扰错成相邻相位，解调器输出码组错成相邻码组时，只有一位码出错而其他23种相位逻辑关系中，都有可能两位码全出错由于循环码相位逻辑关系具有以上两个优点，所以最为常用。QPSK同步解
7、调电路所恢复的参考载波存在相位模糊解调器输出存在四种可能的并行码组，除一种外其他三种都是错误的解决上述QPSK解调相位模糊的办法是采用QDPSK相对调相，用载波相位的变化值表示码符，则收端所恢复的参考载波相位的模糊不影响码符的正确解调。图1.6 QDPSK调制，解调总框图是正交型QDPSK调制、解调总框图图1.6中，,发端原始的井行双比特信码（对应的四进制码为）经差分编码变换为相对码xitayl相（对应的四进制码为zt相），然后由正交调制器进行循环码相位逻辑QPSK绝对调相得到QDPSK信号，收端由正交同步解调器进行循环码相位逻辑QPSK解调及差分解码等与发端相反的处理，得到正确的并行双比特。
8、以下对此进行详细讨论。具有循环码相位逻辑的QDPSK调制关系如图1.7所示QDPSK调制中用到正交型QPSK调制、解调电路，具有图1.7所示的循环码相位逻辑关系:图1.7 循环码相位逻辑关系由(3)(6)式即呵得到循环码相位逻辑QDPSK差分变换电路如图1.7所示，图示，为异或门模二加电路，完成循环码一自然二进制码变换两位D触发器将双比特自然二进制码延迟一个码符周期，得到超前一个周期的码符二位级连全加器通用四位全加器的低二位，其中，Bl及i(Z=l，2)分别为本位两个数据的输入端及和数输出端，Co为最低位前级进位输入端完成模4加、减运算其中，图3(a)中的加法运算是一目了然的；图3(b)中减法
9、运算是根据“减去某数等于加上该数的补码（求反加1）”规律进行：从D触发器的反相输出端输出数据实现求反，二位全加器最低位进位端C。=l实现加1，完成了对减数求反加l的求补码运算，再与被减数相加，就完成了减法运算另外，该减法电路当被减数小于减数时可自动形成借位，在图1.7(a)和(b)的两位二进制加、减运算中，不管进位与借位，只从两位全加器的和数输出端输出两位数据就实现了模4加、减运算。图1.8 差分编码与差分译码原理框图注：循环码一自然二进制码变换自然二进制码一循环码变换由图1.8可见，无论是差分编码还是差分解码其电路都是由三片集成块（四位异或门一片，双D触发器一片，四位全加器一片）及很少的外部
10、连线组成在采用集成电路片数及外部连线最少的准则下。，电路最简单我们所研制的BS-2卫星直播电视数字伴音接收机和调试用伴音发端中的差分解码及差分编码就是采用图3所示电路，各用了四位异或门SN74LS86 -片、双D触发器SN74LS74一片、四位全加器SN74LS283-片经室内联调及室外试收表明，该电路工作稳定、性能良好。图1.9 QDPSK差分编码图像1.4 QDPSK中抽样判决通过相乘器MC1496的信号，输出的信号均值不等于0，此信号经过电容和滤波器后，反向放人器后得到的均值为零但正负不对称的信号，在此2DPSK系统示，抽样判决器输入信号是个均值为零且正负对称信号，判决电平Ve由比较器L
11、M710的负向段对地的电平决定，电位器R39来调节Ve的电甲的高低，使判决电平处于信号输入的图眼的巾心位置（即最佳判决门限），确保对输入信号的解调不会山现误判的现象，比较判决后的信号为经低通滤波器波形的规范化后的矩形波。抽样判决电路的核心器件是比较器LM311和双D触发器74LS74，其巾双D触发器74LS74是用来实现抽样功能的。前面输入的LPF和电压vc作比较后，得到2DPSK的矩形波，通过对最佳门限判决的电平Ve的比较和一个D触发器的起伏电平的翻转就可以将信号解调得到相对码BK码，D触发器的CLK信号频率为2DPSK信号的0 .5倍。1.5 QDPSK中逆码变换模块逆码变换电路采用如图1
12、.9所示的原理框图实现，它包括一个微分镇流电路和一个脉冲展宽电路组成，著分变换的功能是将输入的基带信号变为它的差分码，然后经过逆码变换得到原来的传输信号。本次设计的逆码变换模块主要由双D触发器74LS74和个异或门74LS86组成。两个74LS04非门。经过捕样判决器得到的信号BK（绝对码）经过该单元电路后，得到发送端发送的原始信息，即绝对码AK。D触发器的同步信号为原始信号的0 5倍，BK信号经过D触发器的间隔翻转取逆转，就可原来的恢复为原来的发送信号。异或门74LS86输出的绝对码波形的高电甲上叠加有微小的干扰信号，通过两个非门就可以将其去掉，具体电路与波形如图所示。其巾左而部分是位同步信
13、号产生单元，位同步信号频率为l70.5kHZ。2.QDPSK系统的仿真如图，在QDPSK调制系统中设计完成了串并转换电路、码元变换电路以及相乘电路，并在其信号输出时加入高斯噪声。在其解调系统中设计完成了低通滤波器、抽样判决电路、码反变换电路以及并串转换电路。最终，在解调输出端得到了与原输入码元序列在时间上略有延迟的QDPSK解调信号。2.1 QDPSK调制系统的仿真图2.1 QDPSK调制系统的电路QDPSK调制系统的电路如图2.1 所示，二进制源序列码元信息由图符0产生，其波形可在图符14的观察窗进行观察。串/并转换及电平转换电路由图中亚系统图符54完成。图符24的正弦波产生10KHz的载波
14、，其相同分量和正交分量分别经过串/并转换后的双比特码相乘。正弦波产生器本身就有同向和正交两路输出。因此，图中不用另加/2移相器。码元与载波相乘分别完成两个独立的2DPSK调制后，将两路信号相加，即可得到最后的QDPSK信号。该信号可由图符27的观察窗进行观察。图2.2 串并转换亚系统内部结构图图2.2所示为串并转换亚系统内部结构。实现串并转换的方法是：两路抽样器分别分别以4KHz的抽样率对源序列进行抽样。其中一列先经过一个码元宽度的实践延迟，这样上一路抽取第奇数个码元，下一路抽取第偶数个码元，完成串并转换。为了使两路信号抽样后在相位上对齐，抽取奇数个码元的支路也进行了相应的时间延迟。串并变换后
15、的两路信号分别由图符12、13观察窗进行观察。为了便于观察，信号被抽样后应经过保持器保持。2.2 QDPSK解调系统的仿真图2.3 QDPSK解调系统QDPSK解调系统的电路如图所示。解调时本地载波采用与调制载波同频同相的正弦波信号。QDPSK已调信号与本地载波相乘后，经接受低通滤波器滤除高频成分量，得到同相和正交支路的码元分量，（反相器的作用是模拟相干解调中年载波相位180模糊的情况）。 之后，两支路码元经差分解码后，送入系统46中，完成并串变换，解调器输出的信号由图符134的观察窗观察。图2.4 抽样判决亚系统内部结构图抽样判决电路如图：两路信号经延迟后，在以各自的码元速率进行抽样。延迟图符127、121得到延迟时间是从滤波器输出码元的开始时刻到眼图张开度最大时刻的时间差。选用信号源库中幅度为0V的阶跃信号作为基准信号。为了保证比较器两个输入信号的速率相同，该阶跃信号也应以码元速率进行抽样。比较结果经保持器将数据速率恢复为系统抽样频率后输出。图2.5 并串转换亚系统结构图并串变换电路如图：先用4KHz的方波与恢复的两路输出波形相乘，取出同相和正交通道的波形信息，再将其中一路延迟一个码元宽度的时间，是两路信号错开，然后将两路信号相加即可。3.QDPSK结果分析图3.1 QD
