《半导体行业术语》由会员分享，可在线阅读，更多相关《半导体行业术语（32页珍藏版）》请在金锄头文库上搜索。
1、半导体行业术语1 Active Area主动区(工作区)主动晶体管(ACTIVE TRANSISTOR)被制造的区域即所谓 的主动区(ACTIVE AREA)。在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即 等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以AC TIVE AREA会受到鸟嘴(BIRDS BEAK)之影响而比原先之氮化硅光罩所定义的区域来的小， 以长0.6UM之场区氧化而言，大概会有0.5UM之BIRDS BEAK存在，也就是说ACTIVE ARE A比原在之氮化硅光罩所定义的区域小0.5UM。2 ACTONE丙酮1.丙酮是有机溶剂
2、的一种，分子式为CH3COCH3。2.性质为无色，具 刺激性及薄荷臭味之液体。3.在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭。4.对神经中枢具中度麻醉性，对皮肤黏膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之 丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜，甚至引起头痛、恶心、呕吐、目眩、意识不明等。 5.允许浓度1000PPM。3 ADI显影后检查1.定义:After Developing Inspection之缩写2.目的：检查黄光室制 程；光阻覆盖T对准T曝光T显影。发现缺点后，如覆盖不良、显影不良等即予修改，以 维护产品良率、品质。3方法：利用目检、显微镜为之。4 AEI蚀刻后检查1.定
3、义：AEI即After Etching Inspection，在蚀刻制程光阻去除前及 光阻去除后，分别对产品实施全检或抽样检查。2目的：2-1提高产品良率，避免不良品外 流。2-2达到品质的一致性和制程之重复性。2-3显示制程能力之指针2-4阻止异常扩大，节 省成本3通常AEI检查出来之不良品，非必要时很少作修改，因为重去氧化层或重长氧化层 可能造成组件特性改变可靠性变差、缺点密度增加，生产成本增高，以及良率降低之缺点。5 AIR SHOWER空气洗尘室进入洁净室之前，需穿无尘衣，因在外面更衣室之故，无 尘衣上沾着尘埃，故进洁净室之前，需经空气喷洗机将尘埃吹掉。6 ALIGNMENT对准1.定
4、义：利用芯片上的对准键，一般用十字键和光罩上的对准键 合对为之。2.目的：在IC的制造过程中，必须经过610次左右的对准、曝光来定义电路 图案，对准就是要将层层图案精确地定义显像在芯片上面。3.方法：A.人眼对准B.用光、 电组合代替人眼，即机械式对准。7 ALLOY/SINTER熔合Alloy之目的在使铝与硅基(Silicon Substrate)之接触有Ohmic特性, 即电压与电流成线性关系。Alloy也可降低接触的阻值。8 AL/SI铝/硅靶此为金属溅镀时所使用的一种金属合金材料利用Ar游离的离子，让 其撞击此靶的表面，把Al/Si的原子撞击出来，而镀在芯片表面上，一般使用之组成为Al
5、/Si (1%)，将此当作组件与外界导线连接。9 AL/SI/CU铝/硅/铜金属溅镀时所使用的原料名称，通常是称为TARGET，其成分为 0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅，后来为了金属电荷迁移现 象(ELEC TROMIGRATION)故渗加0.5%铜，以降低金属电荷迁移。10 ALUMINUN铝 此为金属溅镀时所使用的一种金属材料，利用Ar游离的离子，让其 撞击此种材料做成的靶表面，把Al的原子撞击出来，而镀在芯片表面上，将此当作组件与 外界导线之连接。11 ANGLE LAPPING角度研磨Angle Lapping的目的是为了测量Junction的深度，
6、所作 的芯片前处理，这种采用光线干涉测量的方法就称之Angle Lapping。公式为Xj=X/2 NF即J unction深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小， 准确度及精密度都无法因应。如SRP(Spreading Resistance Prqbing)也是应用Angle Lapping 的方法作前处理，采用的方法是以表面植入浓度与阻值的对应关系求出Junction的深度，精确度远超过入射光干涉法。12 ANGSTRON埃是一个长度单位，其大小为1公尺的百亿分之一，约为人的头发宽 度之五十万分之一。此单位常用于IC制程上，表示其层（如SiO2, Pol
7、y，SiN.）厚度时用。13 APCVD （ATMOSPRESSURE）常压化学气相沉积 APCVD 为 Atmosphere（大气），Press ure（压力），Chemical（化学），Vapor（气气相）及Deposition（沉积）的缩写，也就是说，反应气体（如 SiH4（g）, B2H6（g），和O2（g）在常压下起化学反应而生成一层固态的生成物（如BPSG）于 芯片上。14 AS75砷自然界元素之一；由33个质子，42个中子即75个电子所组成。半导体工 业用的砷离子（As+ ）可由AsH3气体分解得到。砷是N-TYPE DOPANT常用作N-场区、空 乏区及S/D植入。15 ASH
8、ING，STRIPPING电浆光阻去除1.电浆预处理，系利用电浆方式（Plasma），将 芯片表面之光阻加以去除。2.电浆光阻去除的原理，系利用氧气在电浆中所产生只自由基（Radical）与光阻（高分子的有机物）发生作用，产生挥发性的气体，再由帮浦抽走，达到 光阻去除的目的。3.电浆光组的产生速率通常较酸液光阻去除为慢，但是若产品经过离子 植入或电浆蚀刻后，表面之光阻或发生碳化或石墨化等化学作用,整个表面之光阻均已变质， 若以硫酸吃光阻，无法将表面已变质之光阻加以去除，故均必须先以电浆光阻去除之方式来 做。16 ASSEMBLY晶粒封装以树酯或陶瓷材料，将晶粒包在其中，以达到保护晶粒，隔绝 环
9、境污染的目的，而此一连串的加工过程，即称为晶粒封装（Assembly）。封装的材料不同， 其封装的作法亦不同，本公司几乎都是以树酯材料作晶粒的封装，制程包括：芯片切害卜晶 粒目检T晶粒上架（导线架，即Lead frame） T焊线T模压封装T稳定烘烤（使树酯物 性稳定）T切框、弯脚成型T脚沾锡T盖印T完成。以树酯为材料之IC，通常用于消费性产 品，如计算机、计算器，而以陶瓷作封装材料之IC,属于高性赖度之组件，通常用于飞弹、 火箭等较精密的产品上。17 BACK GRINDING晶背研磨利用研磨机将芯片背面磨薄以便测试包装，着重的是厚 度均匀度及背面之干净度。一般6吋芯片之厚度约20mil30
10、 mil左右，为了便于晶粒封装 打线，故需将芯片厚度磨薄至10 mil15mil左右。18 BAKE, SOFT BAKE,HARD BAKE烘烤，软烤，预烤烘烤（Bake）：在集成电路芯片上 的制造过程中，将芯片至于稍高温（60r250C ）的烘箱内或热板上均可谓之烘烤，随其 目的的不同，可区分微软烤（Soft bake）与预烤（Hard bake）。软烤（Soft bake）：其使用 时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之 附着力。预烤（Hard bake）：又称为蚀刻前烘烤（pre-etch bake），主要目的为去除水气， 增加光阻附着性，尤其
11、在湿蚀刻（wet etching）更为重要，预烤不全长会造成过蚀刻。19 BF2二氟化硼一种供做离子植入用之离子BF2 +是由BF3 +气体晶灯丝加热分 解成：B10、B11、F19、B10F2、B11F2。经Extract拉出及质谱磁场分析后而得到。是一种P -type离子，通常用作VT植入（闸层）及S/D植入。20 BOAT晶舟Boat原意是单木舟，在半导体IC制造过程中，常需要用一种工具作芯 片传送、清洗及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一 是石英、另一是铁氟龙。石英Boat用在温度较高（大于300C）的场合。而铁氟龙Boat则 用在传送或酸处理的场
12、合。21 B.O.E缓冲蚀刻液BOE是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示H F： NH4F=1： 6的成分混合而成。HF为主要的蚀刻液，NH4F则作为缓冲剂使用。利用NH4F 固定H+的浓度，使之保持一定的蚀刻率。HF会浸蚀玻璃及任何含硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量水冲洗。22 BONDING PAD焊垫焊垫一晶利用以连接金线或铝线的金属层。在晶粒封装（Asse mbly）的制程中，有一个步骤是作“焊线”即是用金线（塑料包装体）或铝线（陶瓷包装体） 将晶粒的线路与包装体之各个接脚依焊线图（Bonding Diagram）连接在一起，如此一来，
13、晶粒的功能才能有效地应用。由于晶粒上的金属线路的宽度即间隙都非常窄小，（目前SIMC 所致的产品约是微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到 材料的延展性即对金属接线强度要求的限制，祇能做到1.01.3mil （25.433j微米）左右， 在此情况下，要把二、三十微米的金属线直接连接到金属线路间距只有3微米的晶粒上，一 定会造成多条铝线的接桥，故晶粒上的铝路，在其末端皆设计成一个约4mil见方的金属层， 此即为焊垫，以作为接线使用。焊垫通常分布再晶粒之四个外围上（以粒封装时的焊线作业）， 其形状多为正方形，亦有人将第一焊线点作成圆形，以资辨识。焊垫因为要作接线，其上得
14、 护层必须蚀刻掉，故可在焊垫上清楚地看到开窗线”而晶粒上有时亦可看到大块的金属层， 位于晶粒内部而非四周，其上也看不到开窗线，是为电容。23 BORON硼自然元素之一。由五个质子及六个中子所组成。所以原子量是11。另外 有同位素，是由五个质子及五个中子所组成原子量是10 （B10）。自然界中这两种同位素之 比例是4： 1,可由磁场质谱分析中看出，是一种P-type的离子（B 11+）,用来作场区、井 区、VT及S/D植入。24 BPSG含硼及磷的硅化物BPSG乃介于Poly之上、Metal之下，可做为上下两层绝缘 之用，加硼、磷主要目的在使回流后的Step较平缓，以防止Metal line溅镀
15、上去后，造成 断线。25 BREAKDOWN VOLTAGE崩溃电压反向P-N接面组件所加之电压为P接负而N接正， 如为此种接法则当所加电压通在某个特定值以下时反向电流很小，而当所加电压值大于此特 定值后，反向电流会急遽增加，此特定值也就是吾人所谓的崩溃电压（BREAKDOWN VOLTA GE） 般吾人所定义反向P+ - N接面之反向电流为1UA时之电压为崩溃电压，在P+ -N或N+-P之接回组件中崩溃电压，随着N （或者P）之浓度之增加而减小。26 BURN IN预烧试验预烧（Burn in）为可靠性测试的一种，旨在检验出哪些在使 用初期即损坏的产品，而在出货前予以剔除。预烧试验的作法，乃
16、是将组件（产品）至于高 温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来 杂质离子或腐蚀性离子将容易游离而使故障模式（Failure Mode）提早显现出来，达到筛选、 剔除早期夭折产品之目的。预烧试验分为静态预烧（Static Burn in）与动态预烧（Dynamic Burn in）两种，前者在试验时，只在组件上加上额定的工作电压即消耗额定的 功率，而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际状况，也较严格。基 本上，每一批产品在出货前，皆须作百分之百的预烧试验，馾由于成本及交货其等因素，有 些产品旧祇作抽样（部分）的预烧试验，通过后才出货。另外对于一些我们认为它品质够稳 定且够水准的产品，亦可以抽样的方式进行，当然，具有高信赖度的产品，皆须通过百分之 百的预烧试验。27 CAD计算机辅助设计CAD： Computer Aided D
