基本RS触发器原理

《基本RS触发器原理》由会员分享，可在线阅读，更多相关《基本RS触发器原理（5页珍藏版）》请在金锄头文库上搜索。

1、基本RS触发器原理1 基本 RS 触发器的工作原理基本RS触发器的电路如图1 （a）所示。它是由两个与非门，按正反馈方式闭合而成，也可 以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发 器也称为闩锁（Latch）触发器。图 1 基本 RS 触发器电路图和逻辑符号定义A门的一个输入端为Rd端，低电平有效，称为直接置“0”端，或直接复位端（Reset）， 此时Sd端应为高电平；B门的一个输入端为Sd端，称为直接置“ 1”端，或直接置位端（Set），此时Rd端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端 Q ，图中为 B 门的输出端。另一个与非门的

2、输出端为 Q 端，这两个端头的状态应该相反。 因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为 Q端都是可以的。一旦Q端确定，Rd和Sd端就随之确定，再不能任意更改。2 两个稳态这种电路结构，可以形成两个稳态，即Q =1 ， Q=0， Q=0， Q =1当Q=1时，Q=1和Rd =1决定了 A门的输出，即Q=0 ，Q=0反馈回来又保证了 Q=1 ；当Q=0时，Q=1，Q=1和Sd =1决定了 B门的输出，即Q=0，Q=0又保证了 Q =1。在没有加入触发信号之前，即Rd和Sd端都是高电平，电路的状态不会改变。3 触发翻转电路要改变状态必须加入触发信号，因是与非门构

3、成的基本RS触发器，所以，触发信号是 低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。Rd 和 Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。在Rd端加低电平触发信号，Rd =0,于是Q =1， Q =1和Sd =1决定了 Q=0，触发器置 “0”。 Rd 是置“0”的触发器信号。Q=0以后，反馈回来就可以替代Rd =0的作用，Rd=0就可以撤消了。所以，Rd不需要 长时间保留，是一个触发器信号。在Sd端加低电平触发信号，Sd =0,于是Q =1 , Q =1和Rd =1决定了 Q=0，触发器置 “1”。但Q=0反馈回来，Sd =0才可以撤消，Sd是置“1”的

4、触发器信号。如果是由或非门构成的基本 RS 触发器，触发信号是高电平有效。此时直接置“0”端用符 号Rd；直接置“1”端用符号Sd。4 真值表和特征方程本文来自：DZ3W.COM 原文网址：http:/ DZ3W.COM 原文网址： http:/ DZ3W.COM 原文网址： http:/ 本文来自: DZ3W.COM 原文网址： http:/ 现态； Qn+1 和 Qn+1 表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态 Qn+1 而言， Qn 也称为原状态。上表真值表 表中 Qn=Qn+1 表示新状态等于原状态，即触发器没有翻转，触发器的状态保 持不变。必须注意的是，一般书

5、上列出的基本RS触发器的真值表中，当Rd =0、Sd =0时， Q的状态为任意态。这是指当Rd、Sd同时撤消时，Q端状态不定。若当Rd =0、Sd =0 时，Q =1,状态都为“1”，是确定的。但这一状态违背了触发器Q端和Q端状态必须相反 的规定，是不正常的工作状态。若Rd、Sd不同时撤消时，Q端状态是确定的，但若Rd、 Sd 同时撤消时， Q 端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同， 这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。 把上表所列逻辑关系写成逻辑函数式，则得到 利用约束条件将上式化简，于是得到特征方程 例 1：画出基本 RS

6、触发器在给定输入信号 Rd 、和 Sd 的作用下， Q 端和 Q 端的波形。 输入波形如图2所示。解：此例题的解答见图2的下半部分。图 2 例 1 的解答波形图5 状态转换图对触发器这样一种时序数字电路，它的逻辑功能的描述除了用真值表外，还可以用状态转换 图。真值表在组合数字电路中已经采用过，而状态转换图在这里是第一次出现。实际上，状态转换图是真值表的图形化，二者在本质上是一致的，只是表现形式不同而已。基本RS触 发器的状态转换图如图3 所示。图中二个圆圈，其中写有0和1代表了基本RS触发器的两个稳态，状态的转换方向用箭头 表示，状态转换的条件标明在箭头的旁边。从“1”状态转换到“0”状态，为

7、置“0”，对应 真值表中的第一行；从“0”状态转换到“1”状态，为置“1”，对应真值表中的第二行；从 “0”状态有一个箭头自己闭合，即源于“0”又终止于“0”，对应真值表的第一行置“0” 和第三行的保持；从“1”状态有一个箭头自己闭合，即源于“1”又终止于“1”，对应真值 表的第二行置“1”和第三行的保持。图 3 基本 RS 触发器的状态转换图6 集成基本 RS 触发器(1). TTL集成RS触发器图4所示TTL集成基本RS触发器74279、74LS279的逻辑电路和引出端功能图。在一个芯 片上，集成了两个如图4(a)所示的电路和两个如图4(b)所示的电路，共4个触发器。图4 (a)单触发电路

8、(b)两个触发端电路(c)引出端功能图(2). CMOS 集成 RS 触发器 CC4043CC4043中集成了 4个基本RS触发器，逻辑符号如图5所示。图5 CC4043)引出端功能图同步时钟 RS 触发器1 同步时钟触发器引出基本 RS 触发器具有置“0”和置“1”的功能，这种功能是由触发信号决定的，什么时刻来 Rd或Sd信号就什么时刻置“0”或置“1”。也就是说Rd或Sd到来，基本RS触发器随 之翻转，这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中，各个触发 器会有所联系，一旦有一个发生翻转，其它与之连接的触发器会陆续翻转。这在各触发器的 时间关系上难于控制，弄不好会在各触

9、发器的状态转换关系上造成错乱。为此我们希望有一 种这样的触发器，它们在一个称为时钟脉冲信号(Clock Pulse)的控制下翻转，没有CP就 不翻转， CP 来到后才翻转。至于翻转成何种状态，则由触发器的数据输入端决定，或根据 触发器的真值表决定。这种在时钟控制下翻转，而翻转后的状态由翻转前数据端的状态决定 的触发器，称为时钟触发器。2 同步 RS 时钟触发器的结构和原理 最简单的时钟RS触发器如图6(a)所示。为了引入时钟，在基本RS触发器的基础上又增加 了二个与非门，C门和D门。C门和D门各一个输入端接向时钟CP, C门的另一个输入端 接数据输入R; D门的另一个输入端接数据输入S； R和

10、S就不是直接置“0”端和直接置“1”端了，而是数据输入端，R和S上面的反号也没有了，而是高电平有效，R和S的高 电平经C门和D门反相，变为低电平，才能对基本RS触发器置“0”或置“1”触发。当 CP=0时，C门和D门被封锁，C=D=1，不会改变基本RS触发器的状态，即触发器不翻转。 时钟 RS 触发器的真值表见下表。图6(a)的触发器还可以有单独的直接置“0”端和直接置“1”端，如图6(b)所示，即Rd和 Sd端。通过这两个端头对基本RS触发器的置“0”作用和置“1”作用不受时钟的控制。而 通过R或S端的置“0”或置“1”作用必须有时钟参与。所以我们称通过Rd或Sd端的置“0”或置“1”作用是

11、异步的、直接的；而通过数据端R或S端的置“0”或置“ 1”作用， 必须有时钟参与，是同步的。(a)四与非门时钟RS触发器(b)有异步预置端的时钟触发器 图6 时钟触发器的结构3 同步 RS 时钟触发器的特征方程把表 4.2所列逻辑关系写成逻辑函数式，则得到 利用约束条件将上式化简，于是得到特征方程4 波形及空翻现象图6的时钟触发器有不完善的地方，即有所谓空翻现象。空翻是在基本RS触发器的基础上 构造时钟触发器时，因导引电路C门和D门功能不完善而造成的一种现象。即在一次时钟 来到期间，触发器多次翻转的现象称为空翻。如图7所示。这违背了构造时钟触发器的初衷， 每来一次时钟，最多允许触发器翻转一次，

12、若多次翻转，电路也会发生状态的差错，因而是 不允许的。因为在CP=1的期间，时钟对C门和D门的封锁作用消失，数据端R和S端的 多次变化就会通过C门和D门到达基本RS触发器的输入端，造成触发器在一次时钟期间 的多次翻转。为了解决这一问题，将在后面分述时钟触发器的其他两种结构：维持阻塞型和 边沿JK触发器。图7空翻波形图8同步RS触发器逻辑符号5 状态转换图 同步RS时钟触发器的状态转换图如图9所示。本文来自：DZ3W.COM 原文网址：http:/ 输入0时 不输出三、基本 RS 触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1.当R=l、S=0时，则Q=O,Q=1,触发器置

13、1。2.当R=0、S=1时，则Q=1,Q=O,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互 补的稳定状态。一般规定触发器 Q 端的状态作为触发器的状态。通常称触发器处于某种状 态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。 S=0,R=1使触发器置1,或称置位。因置位的决定条件是S=0，故称S端为置1端。R=0,S=1 时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的 电平由1变0, S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它

14、们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触 发器。从功能方面看，它只能在S和R的作用下置0和置1,所以又称为置0置1触发器， 或称为置位复位触发器。其逻辑符号如图7.2.1（b）所示。由于置0或置1都是触发信号低电 平有效，因此， S 端和 R 端都画有小圆圈。3.当 R=S=1 时，触发器状态保持不变。 触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入 端加一负脉冲，例如在S端加负脉冲使触发器置1,该脉冲信号回到高电平后，触发器仍维 持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功 能。4当R=S=0时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后， 由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为 不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1 都是低电平有效，所以二者不能同时为0。