《基于单片机八路抢答器研究设计》由会员分享,可在线阅读,更多相关《基于单片机八路抢答器研究设计(21页珍藏版)》请在金锄头文库上搜索。
1、湖南工业大学本科毕业设计(论文)1.1 基本要求( 1)系统容量:为满足竞赛抢答的要求,系统容量定位8 路。( 2)系统能完成:倒计时指令发送与接收;抢答对别信息发送与接收;( 3)抢答倒计时可在 0-99 秒内根据需要任意调整。( 4)所有信息交换都采用无线通信。( 5)抢答指令发出和抢答成功要有提示音。1.2 系统方案选择系统基本结构框89C51数码显示电路信选手电号路采控制输入蜂鸣器电路主持人电路图 1-1 基本系统结构框图系统工作流程:主持人电路通电后,2 位数码管不断加1,以示电路可以正常工作。主持人按下控制开关后,电路进入倒计时预设状态,设置好后再按一下控制开关,则完成预设,数码管
2、显示预设数。当主持人按下开始按钮后,选手可以抢答,同时数码管显示倒计时读秒,如有选手按下抢答键,数码管显示该选手的序号,同时封锁其他的抢答信号,蜂鸣器鸣叫 10s,以示有人抢答成功。如读秒归零时还无人抢答,则蜂鸣器鸣叫 10s,数码管显示为不断闪亮的 “00,”以示抢答时间到。当抢答的选手回答完毕或读秒归零后,主持人按一下开始按钮,电路即可恢复到开始抢答,倒计时读秒状态通信方案论证与选择1湖南工业大学本科毕业设计(论文)要实现无线通信,可选用频分复用和时分复用两种形式。频分复用各信道独立,不考虑信号在时间上的重叠。但是在整个系统最少也需要8 个信道,电路复杂,制作成本高,故不取。对实际问题进行
3、分析,发现系统通信中,除抢答信号外,其他信号的传送都具有明显的分时性(即各信号的传送都不可能同时出现)。再对抢答信号进行深入研究,发现:( 1)人对抢答信号的反应在毫秒级是很不灵敏的,人的反应速度是在0.2s-0.8s 内随即出现。( 2)在比赛现场,抢答题目一般在几十秒内。能做出回答决定的人也只在40%左右,坚决做出回答决定的占20%左右。根据系统满容量算20x20%=4, 只有 4 个左右的人数进入0.2 0.8s反应比赛中。( 3)按键反应速度也是有差异的,大概在20ms 左右。根据以上三点分析,可以定性的得出抢答信号在一定的时间区间内具有随机分时的特性。另一方面,抢答信号信息量不大(只
4、有对别信息),可以做到在极短的时间内传完,因此,若保证每一个抢答信号传送时间2.1ms,那么在 0.2s-0.8s 的时间内任意两个对别信号在传送时间上重叠的概率就很小,因此可以实现抢答信号时分传送。又因时分复用只用一个信道,电路简单可靠性高,制作成本低,综合考虑选用时分复用方案。第二章系统硬件设计为了满足系统功能和系统的灵活性,本系统各部分均采用单片机作为核心器件。为了使电路结构简单,性能可靠,无线部分均采用性能良好的收发模块 ( 315MHZ 高频接收发送模块 FST-3 和 CZS-3 )。硬件系统是一个数、模、单片机混合电路。2.1 89C51 单片机2湖南工业大学本科毕业设计(论文)
5、单片机为本系统的核心器件。这里我们选用89C51 单片机, 89C51 具有低功耗、高性能的特点,且与80C51 兼容,特别是其内部增加的闪速可电改写的存储器FlashROM 给单片机的开发及应用带来了很大的方便,且芯片的价格非常便宜,因此近年来得到了及其广泛的应用。功能特性描述89C51是一种带 4K 字节闪烁可编程可擦除只读存储器(FPEROM Falsh Programmable andErasable Read Only Memory )的低功耗、高性能CMOS8 位微处理器,俗称单片机。使用ATMEL公司高密度非易失性存储器技术制造,与工业 80C51 产品指令和引脚完全兼容。片上
6、Flash允许程序存储器在系统可编程,亦适于常规编程器。在单芯片上, 拥有灵巧的 8 位 CPU 和在系统可编程 Flash,使得 AT89C51 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。主要性能: 与 MCS-51 单片机产品兼容 8K 字节在系统可编程 Flash存储器 1000次擦写周期 全静态操作: 0Hz 33Hz 三级加密程序存储器 32个可编程 I/O 口线 三个 16位定时器 /计数器 八个中断源 全双工 UART 串行通道 低功耗空闲和掉电模式 掉电后中断可唤醒 看门狗定时器 双数据指针 掉电标识符引脚结构89S52 U11P102P113P124P135P14
7、6P157P168P179RESET40VCCP00P01P02P03P04P05P06P0739383736353433322113P20INT13P2112INT0P2215T1P2314T0P2431P25EA/VPP2622232425262728湖南工业大学本科毕业设计(论文)图 2-1 89C51 引脚图管脚说明VCC :电源GND:地P0 口: P0口是一个 8位漏极开路的双向I/O 口。作为输出口,每位能驱动8个 TTL 逻辑电平。对 P0端口写 “1时”,引脚用作高阻抗输入。当访问外部程序和数据存储器时,P0口也被作为低8位地址 /数据复用。在这种模式下, P0具有内部上拉电
8、阻。在 flash编程时, P0口也用来接收指令字节;在程序校验时,输出指令字节。程序校验时,需要外部上拉电阻。P1 口:P1 口是一个具有内部上拉电阻的8 位双向 I/O口,P1 输出缓冲器能驱动4 个 TTL逻辑电平。对P1 端口写 “1时”,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。此外,P1.0 和 P1.2 分别作定时器 /计数器 2 的外部计数输入(P1.0/T2 )和定时器 /计数器 2 的触发输入( P1.1/T2EX ),具体如表 2-1 所示。在flash 编程和校验时,P1 口接收低8 位地址字节。P2
9、 口: P2 口是一个具有内部上拉电阻的8 位双向 I/O 口, P2 输出缓冲器能驱动4个TTL逻辑电平。对P2 端口写 “1”,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输时入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。在访问外部程序存储器或用16位地址读取外部数据存储器(例如执行MOVXDPTR,A)时, P2 口送出高八位地址。在这种应用中, P2 口使用很强的内部上拉发送1。在使用 8位地址(如 MOVXRi,A )访问外部数据存储器时,P2口输出 P2锁存器的内容。在flash编程和校验时,P2口也接收高 8位地址字节和一些控制信号。表 2-1 P1口引脚及功
10、能表引脚号第二功能P1.0T2(定时器 /计数器 T2 的外部计数输入) ,时钟输出4湖南工业大学本科毕业设计(论文)P1.1T2EX (定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制)P1.5MOSI( 在系统编程用 )P1.6MIOS( 在系统编程用 )P1.7SCK(在系统编程用)P3 口: P3 口是一个具有内部上拉电阻的8 位双向 I/O口, P2 输出缓冲器能驱动4个 TTL逻辑电平。对P3 端口写 “1时”,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。P3口亦作为 AT89C51 特殊功能(第二功能)使
11、用,如表2-2所示。在 flash编程和校验时,P3口也接收一些控制信号。表 2-2 P3 口引脚及功能表引脚号第二功能P3.0RXD (串行输入)P3.1TXD( 串行输出 )P3.2/INT0( 外部中断 0)P3.3/INT0( 外部中断 1)P3.4T0 (定时器0 外部输入)P3.5T1(外部1 外部输入)P3.6/WR( 外部数据存储器写选通)P3.7/RD (外部数据存储器读选通)RST: 复位输入。晶振工作时,RST脚持续 2个机器周期高电平将使单片机复位。看门狗计时完成后, RST 脚输出 96个晶振周期的高电平。特殊寄存器AUXR( 地址 8EH) 上的 DISRTO 位可以使此功能无效。 DISRTO 默认状态下, 复位高电平有效。 ALE/PROG :地址锁存控制信号 ( ALE )是访问外部程序存储器时,锁存低8位地址的输出脉冲。在flash编程时,此引脚( PROG)也用作编程输入脉冲。 在一般情况下, ALE以晶振六分之一的固定频率输出脉冲,可用来作为外部定时器或时钟使用。然而,特别强调,在每次访问外部数据存储器时,ALE