《拉电流、灌电流、扇入、扇出、准双向、双向定义》由会员分享，可在线阅读，更多相关《拉电流、灌电流、扇入、扇出、准双向、双向定义（12页珍藏版）》请在金锄头文库上搜索。
1、当逻辑门输出端是低电平时，灌入逻辑门的电流称为灌电流，灌电流越大， 输出端的低电平就越高。由三极管输出特性曲线也可以看出，灌电流越大，饱和 压降越大，低电平越大。逻辑门的低电平是有一定限制的，它有一个最大值 UOLMAX。在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定 UOLMAX 2.4VO 由于高电平输入电流很小，在微安级，一般可以不必考虑，低电平电流较大，在 毫安级。所以，往往低电平的灌电流不超标就不会有问题，用扇出系数来说明逻 辑门来同类门的能力。扇出系数NO是描述集成电路带负载能力的参数，它的定义式如下：NO= IOLMAX / IILMAX其中IOLMAX为最大允许灌电
2、流，IILMAX是一个负载门灌入本级的电流。 No越大，说明门的负载能力越强。一般产品规定要求No8。 对于标准TTL门，NO10；对于低功耗肖特基系列的TTL门，NO20 扇入、扇出系数： 扇入系数-门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 15，最多 不超过 8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平 (+5V)或接低电平(GND)。扇出系数-一个门的输出端所驱动同类型门的个数，或 称负载能力。一般门电路的扇出系数 Nc 为 8，驱动器的扇出系数 Nc 可达 25。 Nc体现了门电路的负载能力。对于输入电流的器件而言： 灌入电流和吸收电流都是输入的， 灌
3、入电流是被动的， 吸收电流是主动的。如果外部电流通过芯片引脚向芯片内流入称为灌电流；反之如果内部电流通过 芯片引脚从芯片内流出称为拉电流。吸电流、拉电流输出、灌电流输出 拉即泄，主动输出电流，从输出口输出电流； 灌即充，被动输入电流，从输出端口流入； 吸则是主动吸入电流，从输入端口流入。吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸 收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出 端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌 电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流 能力。拉电流输出对于反向器只
4、能输出零点几毫安的电流，用这种方法想驱动二极 管发光是不合理的（因发光二极管正常工作电流为 510mA）。上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！ “电阻同时起限流作 用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压 的能力是有限的，上拉 电阻的功能主要是为集电极开路输出型电路输出电流通道。二、拉电阻作用1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在 IC 外部另接一电阻。2
5、、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望 出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设 计要求而定！3、一般说的是 I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的 是需要外接，I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电 源连接在一起的时候，该电阻成为上 C 拉电阻，也就是说，如果该端口正常时 为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该 端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态 时，他的常态就为高电平，用于检测低电平的输入”。4、上拉电阻是用来解决总线驱
6、动能力不足时提供电流的。一般说法是拉电流， 下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护 cmos 内的保护二极管，一般电流不大于 10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位，常用在TTL-CMOS匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。12、为 OC 门提供电流三、上拉电阻应用原则1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电 路的最低高电平（一般为35V），这时就需要在TTL的输出端接上拉电阻，以 提高输出高电平的值。2、OC 门电
7、路“必须加上拉电阻，才能使用”。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上 拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限 增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有 效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大；
8、电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1k到1 Ok之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设 定，主要需要考虑以下几个因素”：1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动 能力越强，但功耗越大，设计是应注意两者之间的均衡。2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开 上拉电阻应适当选择以能够向下级电路提供足够的电流。3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电
9、阻应适当设 定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通， 上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电 路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。上拉电阻的设定应 考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。示例：OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端 每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V,输入 口的高低电平门限为0.8V（低于此值为低电平）；2V（高电平门限值）。选上拉电阻时：500u
10、A x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下， 此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小， 保证下拉时能低于 O.8V 即可。当输出高电平时，忽略管子的漏电流，两输入口 需200uA，200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值 为最大阻值，再大就拉不到 2V 了。选 1OK 可用。【最大压降/最大电流、最小 压降/最小电流】COMS门的可参考74HC系列设计时管子的漏电流不可忽略，10 口实际电流 在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要 喂饱后面的输入口，输出低电平不要把输出口喂
11、撑了”（否则多余的电流喂给了 级联的输入口，高于低电平门限值就不可靠了）此外，还应注意以下几点：A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输 出电压又不够，就需要加上拉电阻。B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才 能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉 下来成为低电平。C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正 确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通， 如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通! 驱动尽量用灌电流。在数字电路中不
12、用的输入脚都要接固定电平，通过1k电阻接高电平或接地。1。电阻作用：l 接电阻就是为了防止输入端悬空l 减弱外部电流对芯片产生的干扰l 保护 cmos 内的保护二极管，一般电流不大于 10mAl 上拉和下拉、限流1。改变电平的电位，常用在TTL-CMOS匹配2。在引脚悬空时有确定的状态3。增加高电平输出时的驱动能力。4。为 OC 门提供电流那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口 的输出电压又不够，就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为 高电平，你要控制它必须用低电平才能控制，如三态门电路三极管的集电极，或 二极管正极去控制把上拉电阻的电流拉下来成为低电平
13、。反之，尤其用在接口电 路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免 发生意外。比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一 个单片机来驱动，必须设置初始状态。防止直通! 电阻在选用时，选用经过计算后与标准值最相近的一个！P0 为什么要上拉电阻原因有：1。P0 口片内无上拉电阻2。P0为I/O 口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于 输出线时为开漏输出。3。由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。 P0是双向口，其它P1，P2, P3是准双向口。准双向口是因为在读外部数据时要 先“准备”一下，为什么要
14、准备一下呢？单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。上下拉一般选 10k！芯片的上拉/下拉电阻的作用最常见的用途是，假如有一个三态的门带下一级门。如果直接把三态的输出接在 下一级的输入上，当三态的门为高阻态时，下一级的输入就如同漂空一样。可能 引起逻辑的错误，对MOS电路也许是有破坏性的。所以用电阻将下一级的输入 拉高或拉低，既不影响逻辑又保正输入不会漂空。改变电平的电位，常用在 TTL-CMOS 匹配；在引脚悬空时有确定的状态； 为 OC 门的输出提供电流； 作为端接电阻； 在试验板上等于多了一个测试点，特 别对板上表贴
15、芯片多的更好，免得割线；嵌位；上、下拉电阻的作用很多，比如 抬高信号峰峰值，增强信号传输能力，防止信号远距离传输时的线上反射，调节 信号电平级别等等！当然还有其他的作用了具体的应用方法要看在什么场合，什 么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入 脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！ 另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有 上拉又有下拉电阻的！加接地电阻下拉加接电源电阻上拉对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外，普 通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。电源：+5V普通的直立 LED，用多大的上拉电阻合适？ 谢谢指教！一般LED的电流有几个mA就够了，最大不超过20mA，根据这个你就应该可 以算出上拉电阻值来了。保险起见，还是让他拉吧，（5
