《ISAPC104总线信号时序简介》由会员分享，可在线阅读，更多相关《ISAPC104总线信号时序简介（22页珍藏版）》请在金锄头文库上搜索。
1、ISA(PC/104)总线信号时序简介SRSScie nee & Tech no logy CoLtdAPPN-002ISA(PC/104)总线信号时序简介目录1.0 ISA概况2.0 ISA文献2.1 ISA规范2.2 ISA书籍3.0 ISA结构形式4.0 PC/104结构形式5.0 ISA信号描述6.0 ISA时序图7.0 ISA信号用法8.0 ISA连接器引脚9.0 PC/104总线连接引脚盛博科技#APPN-002ISA(PC/104)总线信号时序简介1.0 ISA概况ISA总线.即工业标准结构f Industry Standard Architecture；、最早起源于二 十世纪八
2、十年代早期IBM在佛罗里达州Boca Raton研发实验室IBM于1981年推 出的个人电脑.其中包括了 8位ISA总线c 1984年 IBM推出了 PC-AT 这是第一 个全面实现16位结构的ISA总线.IBM最初命名的“AT总线”首先被记录于IBM出版的-The PC-AT Tech nical Reference上此书包括了图表和BIOS清单这样类似于康柏的其它公司很容易 就生产出了 IBM兼容的产品.由于IBM将“AT总线”作为一项商标进行保护.其 它生产兼容IBM产品的公司就不能使用“AT总线“这个名称结果.人们在行业 中创造了 “ISA-并将其作为这种总线的新名称 这个名称最后被包
3、括IBM在 内的所有公司采用尽管The PC-AT Technical Referenee包含了详细的图表和BIOS清单.但其 因未包含严格的时序、规范及其它必要条件而未成为一个很好的总线规范 结果对ISA各种各样的实现造成了一些产品之间的兼容性问题 为了减轻因兼容造成的问题.渐渐形成了许多ISA总线规范.但是不幸的是.这些规范也不尽相同. 迄今为止.没有产生出一个完全统一的ISA总线规范.2.0 ISA文献2.1 ISA规范有关ISA总线规范的文档有如下几篇：EISA Specification. Version 3.12这篇文档包括ISA总线规范.并规定了“扩展工业标准结构“-定义了 IS
4、A总线上32位扩展.IEEE Draft Standard P996这篇文档描写了标准PC类系统的机械和电子规范通过http:/standards.ieee.org付费可以向IEEE订购PS/2 Technical Referenee这篇来自IBM的文档内容包括在一些IBM计算机PS/2线上使用ISA总线的信号定义和时序图2.2 ISA书籍两本对ISA总线进行了详细描述的书是：ISA & EISA Theory and Operatio n, by Edward Solari. (Ann abooks) (ISBN0-929392-15-9)ISA System Architecture, b
5、y Don An ders on and Tom Shanl ey. (Min dShare)(ISBN 0-201-40996-8)3.0 ISA结构形式8位卡:SOLDSIDErtJ ISiSu-i(At the card)(At the computer)16位卡:l .r/H.rj=VLiDb-|A1A31 C1C13(At the card) Qh(At the computer)I COMPONENTSIDE；| A1A3TIIISOLDSIDE：II- .4I口 I4.0 PC/104结构形式与ISA板不同.PC/104 8位/16位总线模块具有同样尺寸：与ISA板总线信号定义相
6、同.但多A32/B32;C0/D0;C19/D19引脚.全为地Gnd；盛博科技#APPN-002ISA(PC/104)总线信号时序简介5.0 ISA信号描述SA19-SA0System Address地址位19:0用于对系统中内存和I/O设备的寻址.内存寻址时 使用SA19:SA0配合LA23:LA17 能寻址多达16兆的内存I/O寻址中.只使用 低16位,可以用来定位64K的I/O地址,.SA19是最高位.SA0为最低位、.地址信 号在BALE为高时有效.而由BALE的下降沿锁定，.通过读或写命令使信号保 持有效这些信号通常由系统微处理器或 DMA控制器驱动.但也可以由ISA 扩展板的Bus
7、 Master来取得ISA总线的控制权LA23-LA17Uniatched Address 23:17位是系统中内存地址它们和SA19:SA0可以共同寻 址多达16兆的内存.当BALE为高时这些信号才有效.由于它们是非锁存的 故在整个总线周期中它们并不总是保持有效状态 用BALE下降沿锁存这些信 号的译码AENAddress Enable用于DMA传送过程中关闭总线系统微处理器和其它设备的传送通道当AEN有效时总线上的地址、数据和读写信号由DMA控制器控 制 ISA扩展板的片选译码应包含AEN信号以防止DMA周期中出现不正确 的片选BALEBuffered Address Latch Enab
8、le用来锁存LA23:LA17信号或者译码这些信号、：BALE下降沿用于锁存LA23:LA17在DMA周期中BALE被强制为高.此信号 与AEN并用时表明一个有效的微处理器或 DMA地址CLKSystem Clock是一个自行运转的时钟它的频率一般在7MHz到10MHz之间, 该频率值在ISA标准中并未严格定义系统时钟在一些ISA板的应用中保证与 系统微处理器的同步工作-SD15-SD0System Data SD15:SD0是ISA总线上的数据总线其中SD15是最高位.SD0是 最低位、.8位设备的数据传送通过SD7:SD0来完成.SD15:SD0则用于传送16位 设备的数据、.当16位设备
9、向8位设备传送数据时.需将16位信号转换成两个8位 周期通过SD7:SD0来进行传送-DACK0 to - DACK3 and - DACK5 to - DACK7DMA Ack no wledge 0:3 和 5:7 分别被用来确认 DRQ0:DRQ3 和 DRQ5:DRQ7 的DMA请求、:DRQ0 to DRQ3 and DRQ5 to DRQ7DMA Requests用于ISA板向DMA控制器提出服务请求或者Bus Master备 申请总线控制权的请求c多个DMA请求可能同时断定有效.发出请求的设备 必须保持请求信号有效直到系统板发出相应的 DACK信号,.-I/O CH CKI/O Channel Check I/O CH CK由ISA板生成进而引发非屏蔽中断当它有效时表明发现了不可恢复的错误CI/O CH RDYI/O Channel Ready允许较慢速ISA板通过插入等待状态延长I/O或内存读写 周期 I/O CH RDY通常处于高 就绪;.ISA板将I/O CH RDY拉低 -SBHE-IOR/W|SD(7:0) -(READ)SD(7:0) -(WRITE)I/OCHRDY|8位Memory总线循环BALE |LA(23:17) _ -MEMR/WSD(7:0)(READ)SD(7:0)(WRITE)I/OCHRDY16位I/O总线周期BALE
