《TMS320C6201DSP处理器与FLASH存储器接口设计》由会员分享，可在线阅读，更多相关《TMS320C6201DSP处理器与FLASH存储器接口设计（4页珍藏版）》请在金锄头文库上搜索。
1、TMS320C6201 DSP处理器与 FLASH存储器接口设计DSP是针对实时数字信号处理而设计的数字信号处理器，由于它具有 计算速度快、体积小、功耗低的突出优点，非常适合应用于嵌入式实时系统。 自世界上第一片通用 D5P芯片 TMS320C10于 1982年在美国 T1 公司产生以来， DSP处理器便显示出强盛的生命力。短短二十多年，世界上许多公司便开发出 各种规格的 DSP处理器，并使它们在通信、自动控制、雷达、气象、导航、机 器人等许多嵌入式实时领域得到了广泛应用。 20世纪 90 年代后期美国 TI 公司 推出的面向通讯领域的新一代 32位的 TMS320C6000系列 DSP芯片（
2、简称 C6000） 是目前世界上最先进的 DSP处理器，其中 C62XX和 C64XX为通用 32 位定点系列 DSP处理器， C67XX为通用 32 位浮点系列 DSP处理器，其指令速度分别高达 9604800MIPS和 600MFLOPS1GFLOP，S 可与早期的巨型计算机速度相媲美， 且单芯片功耗小于 15W、采用 BGA封装（小型球栅阵列 ） 、体积也很小 （最大 35mm35mm3 5mm。） 因此，这些 DSP处理器将在许多科技领域发挥重要作 用。 FLASH存储器是新型的可电擦除的非易失性只读存储器，属于EEPROM器件，与其它的 ROM器件相比，其存储容量大、体积小、功耗低，
3、特别是其具有 在系统可编程擦写而不需要编程器擦写的特点，使它迅速成为存储程序代码和 重要数据的非易失性存储器，成为嵌入式系统必不可少的重要器件。DSP与FLASH存储器的接口设计是嵌入式系统设计的一项重要技术，本文以基于三个 C6201C6701 DSP芯片开发成功的嵌入式并行图像处理实时系统为例，介绍这 一设计技术。1 C6201 C6701新一代 DSP处理器11 C6201C6701的特点及外部存储器接口 EMIFC6201为通用 32位定点 DSP处理器， C6701为通用 32位浮点 DSP处理器， 它们采用并行度很高的处理器结沟，从而具有许多突出的特点：DSP核采用改进的超长指令字
4、 （VLIW）体系结构和多流水线技术，具有 8 个 可并行执行的功能单元，其中 6 个为 ALU，两个为乘法器，并分成相同功能的 两组，在没有指令相关情况下，最高可同时执行 8 条并行指令； 具有 32 个 32 位通用寄存器，并分成两组，每组 16个，大大加快了计算速度；片上集成了大容量的高速程序存储器和数据存储措，最高可以 200Mbit s 的速度访问，并采用改进的多总线多存储体的哈佛结构。程序存储器为 64K 字 节、 256位宽每个指令周期可读取 8 个指令字，还可灵活设置为高速 CACHE 使用；数据存储器采用双存储块，每个存储块又采用多个存储体，可灵活支持 81632位数据读写。
5、 C6701还可支持 64位访问，每个时钟可访问双 32 位故 据 C6701还可访问双 64位 IEEE双精度浮点数据； 片上集成了 32位外部存 储器接口 EMIF，并且分成 4 个时序可编程的空间 （CE0、CEl、CE2、CE3），可直 接支持各种规格 SDRAM除（ CEl 空间外 ）、SBSRA、MSRAM、ROM、FLASH、FIFO存 储器。同时， CEl 空间还可直接支持 816位宽的异步存储器读访问， EMIF接 口信号如图 1 所示；片上集成了 4 个主 DMA控制器和一个辅助 DMA控制器： 片上集成了两个 32 位多功能定时器；片上集成了两个多通道通用串行通讯口；片上
6、集成了 16位宿主机 HPI 端口，与 EMIF端口一起。可支持构成并行多 处理器系统；片上集成的锁相循环 PLL电路，具有 4 倍频外部时钟的功能，从而在外部 可采用较低的时钟电路，而在片内可高频（ 120MHz、150MHz、 167MHz、 200MHz）地进行计算；片上集成了符合 IEEE 标准的 JTAG在系统仿真接口，大大方便了硬件调 试；具有一个复位中断，一个非屏蔽中断， 4 个边沿触发的可编程的可屏蔽中 断；双电源供电，内核电源为 1 8V，外围设备电源为 33V，功耗低于 15W；采用 352BGA小型球栅阵列封装，体积很小； 具有丰富的适合数字运算处理的指令集，并且所有的指
7、令为条件转移指 令。C6201C6701高度的并行结构特点、高速的时钟频率使其具有高达 1600MIPS和 400MMA的C 运算能力，比通常使用的 DSP计算速度快十几倍，甚至 几十倍，再加上其具有并行执行、多功能、多任务的能力和丰富的指令集以及 体积小、功耗低、易于使用的特点，使它非常适合在嵌入式实时系统中应用； 同时 TI 公司开发了高效的 C编译器和多功能的集成开发系统 CODE COMPOSER STUDIO（简称 CCS）以及高性能的仿真器，大大简化程序代码的编写与调试。12 C620I 06701 的引导工作方式在加电后， C6201C6701可采用直接从零地址 （ 只能为外部存
8、储器 ）开始执 行程序的不引导方式工作；也可采用辅助 DMA先自动从宿主机 HPI 端口或外部 CEl空间（8 1632位ROM加） 载 64K字节程序至零地址 （片上存站器或外部存 储器） ，然后再从零地址开始执行程序的引导方式工作。 C6201C6701的这些 工作方式由上电复位时 5 个引导方式管脚 BOOTMODE：40 的信号电平决定，这 些电平信号还决定地址映射方式是采用某种类型、速度的外部存储器为零地址 的 MAPO方式，还是采用片上程序存储器为零地址 D6 MAPl 方式。这种结构特点 大大增加了系统设计的灵活性。在引导工作方式中，当零地址为片上程序存储 器时，程序直接从高速
9、256 位宽的片上程宇存储器并行执行，能充分发挥 DSP 的高速性能；而其它工作方式中，程序是从外部慢速32 位宽的存储器开始出行执行。因此，基于 C6000的嵌入式系统一般采用引导三片上程序存储器执行的 工作方式，如表 1 所示。2 FLASH 存储器 MBM29LV800BA21 MBM29LV800BA介绍MBM29LV800B是A FUJITSU公司生产的 1M8512Kl6 位的 FLASH存储 器，其管脚信号如图 2 所示。 BYTE为8或16 工作方式配置管脚 （ BYTE 接低时为8方式，地址线为 A-1 ，A0，A18共 20根，数据线为 DQ0：7 ， 数据线高 8位不用；
10、 BYTE接高时为 16方式，地址线为 A0 ：18共 19根， A-1，不用，数据线为 DQ0：15） ；RY *BY为表示 FLASH就绪或忙的管脚 （ 它 是集电极开路引脚，多个 RY *BY管脚可通过上拉电阻直接 线与连接） 。MBM29LV800B具A有许多特点，主要如下 单电源 30V 读、编程写入、擦除； 与 JEDEC标准的命令集和引脚分布兼容； 增加了快速编程写人命令，写入仅需两个总线周期； 具有至少 100 000 次的编程写入擦写寿命； 灵活的扇区结构支持整片内容擦除、任一扇区内容擦除、相连续的多扇区 内容并行擦除；具有嵌入式编程写入算法，可自动写入和验证写入地址的数据；
11、 具有嵌入式擦除算法，可自动预编程和擦除整个芯片或任一扇区的内容； 具有数据查寻位和切换位，可以通过软件查寻方法检测编程写入擦除操 作的状态；具有 RY*BY 管脚，可以通过硬件方法检测编程写入擦除操作的状态； 自动休眠功能，当地址保持稳定时，自动转入低功耗模式； 具有低电压禁止写入功能； 具有擦除暂停擦除恢复功能，22 MBM29LV800BA的主要命令及嵌入式算法MBM29LV800B的A编程写入及擦除命令如表 2 所示。其中， X为十六进制数 字的任意值， RA为被读数据的 FLASH地址， RD为从 FLASH地址 RA读出的数 据， PA为写编程命令字的 FLASH地址， PD为编程
12、命令宇， SA为被擦除内容的 扇区地址。 MBM29LV800B具A 有嵌入式编程写入和擦除算法机构，当向 FLASH 写入数据内容或擦除其扇区内容时，需要根据相应的算法编程才能完成。其编 程擦除算法流程为：首先写编程擦除命令序列；然后运行数据测试算法以确定 擦除操作完成；其编程写入算法流程为：程序开始，首先验证写入扇区是否为 空，不空则运行擦除算法；然后运行编程写入算法，写编程写入命令序列，再 运行数据测试算法或查询 RY *BY管脚信号以确定该次操作完成。地址增 1 继 续上述过程，否则结束操作；数据测试算法主要是测试 DQ7和 DQ5位的数据变 化，以确定泫次操作是进行中、完成、还是失败
13、。3 C62016701 与 FLASH的接口设计基于 C6000系列 DSP处理器的嵌入式系统往往采用地址映射方式为 MAPl的 ROM引导方式。这种方式是把开发成功的敝入式可执行程序烧写在CEl 空间（从001400000地址开始的 ROM存储器 ） 中，并根据引导方式设置相应的引导模式 管脚 BOOTMODE：40 。这样，当嵌入式系统上电工作时，从复位信号的上升沿 开始，辅助 DMA把执行程序从引导 ROM中移至片上程序存储船中，然后在片上 程序存储器开始执行程序。这种方式呵充分发挥 C6000 系列 DSP的并行结构特 点，具有最好的执行性能。当引导 ROM器件采用 FLASH存储器
14、 MBM29LV800BA 时， C6201 C6701与 FLASH存储器以 8 位方式连接的接口设计如图 3所示。 FLASH的地址线 A-1 ，A0， A18与 DSP的 EMIF接口地址线 EA2，EA 3+， EA21直接相连； FLASH的低 8位数据线 DQ0：7与 EMIF接口数据线 ED0， ED7直接相连，高 8 位数据线 DQ8：15不连接；读写使能信号可 直接相连； EMIF接口的片选信号 CEl 与字节使能信号 BE0相与后与 FLASH 的片选信号相连； FLASH的方式信号 BYTE接地；由于 EMIF接口的 ARDY信号 为低时， DSP自动插入等待时钟周期，因
15、此， FLASH的就绪或忙 RY*BY 信号经 上拉电阻直接与 ARDY信号相连，这种设计使 FLASH的编程写操作可不运行数据 测试算法，大大简化了程序设计； C6201C6701与 FLASH以 16 位或 32位方式 相连咱 6 接口设计与 8 位方式类似。4 引导程序开发实现过程C6000系列 DSP的引导程序开发实现不能一步完成，它需要一系列的实现 步骤：首先，在硬件设计的同时，可在 C6000系列 DSP的集成开发环境 CCS 中，用 C语言和汇编语言编写应用程序 USAGE C，通过编译、连接查找、修正 原程序中的错误，生成 COFF格式的可执行文件 USAGE OUT；其次，当
16、硬件设 计成功时，利用仿真器加载软件程序 USAGE OUT到硬件系统中调试验证软件程 序，直至程序无错误；然后，编写、加载链接指令文件 Link crud ，重新编 译、链接软件程序生成 BOOT OUT文件，再利用 TI 公司提供的 HEX转换工具包 中的转换程序和 FLASH存储器宽度，把该 BOOT OUT文件转换为相应的 BOOT HEX文件，由于转换工具包中没有提供相应的转换程序把BOOT OUT文件直接转换为 FLASH认可的二进制文件，因此还需要编写转换程序把 BOOT HEX文件再转换为 BOOT BIN 二进制文件；最后，在 CCS中编写 FLASH 写入程序，编译、链接生成可执行文件，并通过 JTAG端口加载运行，把得到的 引导程
