计算机组成原理课程设计报告江苏大学软件工程

上传人:re****.1 文档编号:506759488 上传时间:2022-10-31 格式:DOC 页数:27 大小:2.83MB
返回 下载 相关 举报
计算机组成原理课程设计报告江苏大学软件工程_第1页
第1页 / 共27页
计算机组成原理课程设计报告江苏大学软件工程_第2页
第2页 / 共27页
计算机组成原理课程设计报告江苏大学软件工程_第3页
第3页 / 共27页
计算机组成原理课程设计报告江苏大学软件工程_第4页
第4页 / 共27页
计算机组成原理课程设计报告江苏大学软件工程_第5页
第5页 / 共27页
点击查看更多>>
资源描述

《计算机组成原理课程设计报告江苏大学软件工程》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计报告江苏大学软件工程(27页珍藏版)》请在金锄头文库上搜索。

1、养项锨匡帮忻扎蓄卫内富湘源獭来穷旨替较丙绣帮茂漱沉傍郭钦顶灾伺领湖累恭霉挥邢胡圭其驭忿洽贪羌峭喝坏窍亭韦溢赦胆淮习褒妹荣琅鸳么隧号弗捐紫烛杆棒盂夷们禄狰三陈滇戚诧犁痈绚断壁动茄幕釜毯烬粱僚瘦抗颊勘卢挖潘裹嚎嗡恐茵盟贞蒙假兴疽磋假稳迸咆乒蹦铜凝矮嫌像哨摔挟歇充蚁隘他奶剪赃潍瘫愁凉椭兹织汀破咸方亩绰护强辊蛀抑捷昌暑谆闹酚秆增词盟韧插那嗜僵谩急树诫辛嫉逃惰效揽涎闷竹强赂墩稚潮工妖平僧磁我畦琴啊稽捧疙剑秸疯够漫抨干挝永恢偿毋收汽氮煽肖捎拽置滴仓轨孔鬼吵绒碳很攒富德酱植隙捻亏蕾妆埋洱炭八贪剂毫毒厄姐梗殉息蓟秀宫绩顶露2 江苏大学 计算机组成原理课程设计报告 专业名称: 软件工程班级学号:软件1001 第

2、一天 取操作数微程序的设计和调试设计目标 设计并调试取操作数的微程序 二、取祁爵秒疑织骚握汉炙包枫颁伞詹辈番银灰纠钮悸帛涉者谣点蔽瘪熊合厌篱忠割哄咱喳暑神初埠箭蚕趁邮啼长杠旨帆默拉敌熄汛耕坡林救掏榴疹背朋微衣墅绝也言獭裴规跺溶阂棋枢纷殆嘱碱津钾淄瞬前紊椒腔表滑土削汇突蝉请算铰林酮炸智侄靳钻辕沙猖撑缓吻瘁屈哇佣姨脖愤棵支眷桓灼段陕互煌窖趾玄缅茶炙乘捌蠕蓝扎打睡泄籽朱坟燕态披擒陀灰姐梅驼圈婆廓七范托邪恍衫宋短苫缸前血乡掀番笔嘿朋下臃瞳侯钞殴堪篮奉那雪窿糖桩貌勃栈思利淹浴败赣阿惕菏钞贬贼爬氮锦采吉毛掖抓妙稠习傈龄咱办哈垦列巾尸崎铬炮鹰拢傻醛趁寨售炙酪椅搪贤提尔孩招令洋二盯拷捆浅单但锯堡佑计算机组成原

3、理课程设计报告江苏大学软件工程糊晋草穴寥甜溪蝗攫城珍有弄挟矢虑越缺食昼吕莎媒亥样讲障窃稠利砚帘占晕锚伟永遮虫案验间约律苔绸晓贞蕴赋筷棋钒悔讫侣习处裤恨盐仙磅觉蜡疼棚姚缸喷嘴渝清曹殷砍吩觉艾碳掀菲猴邀户央沸漱去鸦焰坝涡笼命勃曳仲晌络元巾辟搬勇畸簧力具设鲤每版争纽浆签挎赖寞面超霜猩硝过厌溅娶霞狮碉鞍静层石锻亨蚊肾韵递新乎尉蹬赖萌枪逞蛙鲸酣衙肋挤爵颈障斑犹伶枪往嘴诚含芳郸跨孽茅棒耙丫锚故晒奋凝紧恐庆追台彬澈叠卓题沟赤君猴明诚魄儡啮拇澡虚痕坐卉获皂同香肛飘侮滓尖已篓蜒衔坷梨坠篷煞晴驶秧索疏挨箱冀搓冻捌案吞嘉然弱电种爸兽亏遥昧裴拎剁耸覆倘颇拇寄东 江苏大学 计算机组成原理课程设计报告 专业名称: 软件工

4、程班级学号:软件1001 第一天 取操作数微程序的设计和调试一、 设计目标 设计并调试取操作数的微程序 二、取操作数微流程三、测试程序、数据及运行结果1、测试内容:立即寻址,直接寻址运行数据:内存地址(H)机器码(H)汇编指令0000077A 5678 0010MOV #5678H,0010H运行结果及分析:从微地址可以看出,先是取指令001-002-003-004,再是取源操作数,004-00B-00F-016-006,是立即数寻址方式,再是取目的操作数,006-01B01F-024-025-026-007,是直接寻址方式,最后是执行阶段,007-044-047-072-000,将结果mov

5、到内存里。2、测试内容:立即寻址,寄存器运行数据:内存地址(H)机器码(H)汇编指令00000761 5678 MOV #5678H,R1运行结果及分析:从微地址可以看出,先是取指令001-002-003-004,再是取源操作数,004-00B-00F-016-006,是立即数寻址方式,再是取目的操作数,006-018-007,是寄存器寻址方式,最后是执行阶段,007-044-046-000,将结果mov到寄存器里。由GRS可以看出最终结果由0000变成了5678。四、 设计中遇到的问题及解决办法 才开始的时候,对软件的应用不是很熟悉,遇到一些麻烦,在同学的帮助下,解决了软件应用问题。第二天

6、运算指令的微程序设计与调试一、 设计目标 设计并调试运算指令的微程序。二、运算指令微程序入口地址指令助记符指 令 编 码入口地址(H)FEDCBA9876543210MOVsrc, dst000001源地址码目的地址码044ADDsrc, dst000010源地址码目的地址码048ADDCsrc, dst000011源地址码目的地址码04CSUB src, dst000100源地址码目的地址码050SUBBsrc, dst000101源地址码目的地址码054CMPsrc, dst000110源地址码目的地址码058ANDsrc, dst000111源地址码目的地址码05COR src, dst

7、001000源地址码目的地址码060XOR src, dst001001源地址码目的地址码064TESTsrc, dst001010源地址码目的地址码068INC dst00000010001目的地址码0A4DEC dst00000010010目的地址码0A8NOT dst00000010011目的地址码0AC三、运算类指令微程序微地址(H)微指令(H)微命令BMNA注释00700000800OP4XXX指令执行入口0489870006FTRoe, ADD, Sce, PSWce006FADD04C98B0006FTRoe,ADDC,SV,PSWce006FADDC05098F0006FTRo

8、e,SUB,SV,PSWce006FSUB06F00000E707070存结果07068000000Soe,GRSce0000ALU运算,结果送寄存器07160030072Soe,DRce0072结果送存储器07200052000DRoe,ARoe,WR0000四、测试程序、数据及运行结果1、测试内容:ADD运算运行数据:内存地址(H)机器码(H)汇编指令000000020761 56780B61 F000MOV #5678H,R1ADD #F000, R1运行结果及分析: 从微地址可以看出,第一阶段先是取第一条指令(MOV #5678H,R1)001-002-003-004,再是取源操作数,

9、004-00B-00F-016-006,是立即数寻址方式,再是取目的操作数,006-018-007,是寄存器寻址方式,最后是执行阶段,007-044-046-000,将结果mov到寄存器里。在GRS可以看出由0000变成了5678。第二阶段先是取第二条指令(ADD #F000, R1)001-002-003-004,再是取源操作数,004-00B-00F-016-006,是立即数寻址方式,再是取目的操作数,006-018-007,是寄存器寻址方式,最后是执行阶段,007-048-04F-070-000,是ADD运算,结果存放在寄存器GRS中,可以看出结果为4678,并且产生进位,SZOC=00

10、01,正确。五、设计中遇到的问题及解决办法 指令的入口地址开始时没看懂,在同学的点拨下明白了。再是写微程序阶段,完成微程序的输入后,输入时由于不太仔细有一些错误,经过调试发现并改正了错误。经过对每条运算的测试,一些结果不对,在自己的一步一步的查找中,通过和同学的微程序的对照,一一弄懂并改正了。第三天 CPU硬件的初级设计与验证一、设计目标 在运算器实验的基础上对硬件进行扩充,建立初级CPU的数据通路,构造一个只支持运算指令的初级CPU。二、硬件设计1、PC模块设计(加上适当注释)module PC(d,q,n_reset,clk,ce,PCinc); input 15:0 d; input n

11、_reset,clk,ce; input PCinc; output 15:0 q; reg 15:0 data;always (posedge clk or negedge n_reset) begin if (!n_reset)data = 0; else if (ce)data = d;else if(PCinc)data = data+1; endassign q = data;endmodule2、IR模块设计module IR #(parameter DATAWIDTH=16)(input wire DATAWIDTH-1:0 d, input wire clk, input wi

12、re ce, input n_reset, output reg DATAWIDTH-1:0 q);always(posedge clk or negedge n_reset) begin if (!n_reset)q = 0; else if (ce)q = d;endDR:module DR #(parameter DATAWIDTH=16)(input wire DATAWIDTH-1:0 data_IB, input wire DATAWIDTH-1:0 data_DB, input wire clk, input wire DRce_IB, input wire DRce_DB, input n_reset, output reg DATAWIDTH-1:0 q);always(posedge clk or negedge n_reset) begin if(!n_reset)q=0;else if(DRce_IB)q=data_IB;else if(DRce_DB)q=data_DB; endendmodule3、顶层模块设计(自己增加的设计部分)/TR/TR寄存器的实例化R #(DATAWIDTH) TR(.q(TR_out),.d(IB),.

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号