spi及其接口设计

《spi及其接口设计》由会员分享，可在线阅读，更多相关《spi及其接口设计（19页珍藏版）》请在金锄头文库上搜索。

1、SPI 接口的设计第二章介绍了模数转换器的可编程控制架构，其中可编程控制功能的实现需 要分成两部分：一部分为 SPI 接口电路，以及其根据内部寄存器存储的数据产 生的控制信号；另一部分是具体的电路受控模块。本章将介绍接口与数字逻辑电 路的设计，包括应用于本模数转换器的 SPI 接口与数字逻辑电路的设计、综合 以及仿真验证。数据通信接口3.1.1 串行通信基本的通信方式有两种：并行通信和串行通信。并行通信是指数据以成组的 方式，在多条并行信道上同时进行传输。串行通信指要传送的数据或信息按一定的格式编码，然后在单根线上，按位 的先后顺序进行传送。接收数据时，每次从单根线上按位接收信息，再把它们拼

2、成一个字符，送给 CPU( Central Processing Unit)做进一步的处理。收发双方必须保持字符同步，以使接收方能从接收的数据比特流中正确区分出与发送方 相同的一个一个字符。串行通信只需要一条传输信道，易于实现，是目前主要采 用的一种通信方式，它具有通信线少以及传送距离远等优点。串行通信时，按数据的传送的方向可以分为单工、半双工和全双工等三种方 式。( 1 )单工( Simplex )：数据线仅能向一个方向传输数据，两个设备进行通 信时，一边只能发送数据，另一边只能接收数据。( 2)半双工( Half Duplex )：数据可在两个设备间向任一个方向传输，但 因为只有一根传输线

3、，故同一时间内只能向一个方向传输数据，不能同时收发。( 3)全双工( Full Duplex )：对数据的两个传输方向采用不同的通路，可 以同时发送和接收数据，串行通信有两种基本工作方式：异步方式和同步方式。采用异步方式 ( Asynchronous )时，数据发送的格式如图 3-1 所示。不发送数据时，数据信 号线呈现高电平，处于空闲状态。当有数据要发送时，数据信号线变成低电平， 并持续一位的时间，用于表示字符的开始，称为起始位。起始位之后，在信号线 上依次出现待发送的每一位字符数据，最低有效位D0 最先出现。采用不同的编码方案，待发送的每个字符的位数就不同。当字符用 ASCII 码表示时，

4、数据位 占 7 位( D0 D6 )。在数据位的后面有一个奇偶校验位，其后有停止位，用于指 示字符的结束。停止位可以是一位也可以是一位半或两位。可见，用异步方式发 送一个 7 位的 ASCII 码字符时，实际需发送 10 位、位或 11 位信息。如果用 1030%勺传输时间。为了提高串行数位来发送的话，就意味着发送过程中将会浪费 据传输的速率，可以采用同步传送方式。一帧- 第n个字符 ._fD0 D1DXD0IL J(1-2 位)丨 I起始位数据位验位停止位空闲位起始位图3-1异步 串行数据发送格式同步方式(Synchronous )中串行同步字符的格式如图3-2所示。没有数据发送时，传输线处

5、于空闲状态。为了表示数据传输的开始，发送方先发送一个或 两个特殊字符，称该字符为同步字符。当发送方和接收方达到同步后，就可以连 续地发送数据，不需要起始位和停止位了，可以显著的提高数据的传输速率。采 用同步方式传送的发送过程中，收发双方须由同一个时钟来协调，用来确定串行 传输每一位的位置。在接收数据时，接收方可利用同步字符将内部时钟与发送方 保持同步，然后将同步字符后面的数据逐位移入，并转换成并行格式，直至收到 结束符为止。同步字符1同步字符2 |数据字符图3-2同步串行数据发送格式3.1.2 SPI 接口简介SPI(Serial Peripheral In terface)是由 Motoro

6、la 公司提出的一种工业标准，后来交给 Opencores组织进行维护。SPI模块是在 MCU与MCU之间，或 MCU与外围设备之间实现近距离、全双工、同步串行传送的接口。与其它串行接 口相比，具有电路结构简单、速度快、通信可靠等优点。通过SPI接口，MCU可以很方便的与外围芯片直接相连，用以传送控制/状态信息和输入/输出数据。一个典型的 SPI模块的核心部件是一个 8位的移位寄存器和一个 8位的数 据寄存器SPIDR。通过SPI进行数据传送的设备有主 SPI和从SPI之分，即SPI 传送在一个主 SPI和一个从SPI之间进行。图3-3给出了两个SPI模块相互连 接、进行SPI传送的示意图，图

7、左边是一个主 SPI，图右边为一个从 SPI。波特率发生器MISOMISCMOSIMOSSCLKSCLKVddSSSPIDR移位寄存器*移位寄存器SPIDR从SPI主SPI图3-3 典型SPI模块典型的SPI接口有四个引脚：MISO（主入从出）、MOSI（主出从入）、SCLK（串行时钟）和 SS （从选择）。具体功能如表3-1 o表3-1 典型SPI接口引脚引脚名描述MISO(master in slave out)主机输入/从机输出线，串行数据传输MOSI(master out slave in)主机输出/从机输入线，串行数据传输SCLK(serial clock)串行时钟线。由 SPI主模

8、块产生，在主从 交换数据时使用，确保数据交换的同步 性。SS(slave select)从机选择线。由主机发送至从机，当输入 时表示该从机被选中，与主机进仃通信， 否则未选中，从机不与主机进行通信。传送时双方的 MISO（主入从出）、MOSI （主出从入）、SCLK（串行时钟）同名引脚相连。SS引脚的定义有几种选择，因而有不同的连法。可以看到，主 SPI和从SPI的移位寄存器通过 MISO和MOSI引脚连接为一个16位的移位寄存 器。主SPI的波特率发生器产生移位时钟SCLK主SPI启动传送过程，MCU向其SPIDR进行一次写入。写入SPIDR的数据被装载到SPI的移位寄存器。根据 SCLK的

9、8个周期，双方同步移位 8次，移位 寄存器中的内容交换，然后双方移位寄存器中的数据加载到各自的SPIDR,双方传送完成标志置1，完成一次传送。仅从传送路径上看，无所谓发送方和接收方。在一次传送开始之前发送方应将发送数据写入自己的SPIDR，该数据自动装载入移位寄存器。在一次传送完成后，接收方从SPIDR中读取接收数据26 o目前已有的 SPI接口 IP软核，XILINX公司的CoolRunner系列SPI主机 IP 核27 （CoolR unner Serial Peripheral In terface Master IP Core），是通过有限状态机来控制 SPI主机与从机以及微控制器之间

10、的通信。Motorola 公司的SPI核28是一个主从共用的IP软核，具有很高的可重用性和通用性。SPI接口的设计与综合3.2.1 设计方法、目标及流程本文spi接口采用自顶向下设计方法。自顶向下设计2930是一种逐级分解、变换，将系统要求转变为电路或者版图的过程。从系统级(System LevelDesign )开始考虑系统的行为、功能、性能以及允许的芯片面积和成本要求， 进行系统划分和功能设计。用行为语言描述每个方框的外特性，并将全部方框连 在一起进行系统仿真(System Simulation )来验证系统设计的正确性。RTL级设计按照系统要求编写程序，一般使用Verilog HDL 或

11、VHDL语言进行编程，使之符合系统设计规定的外特性。RTL级设计的结果须经行为仿真( Behaviorsimulation )，保证源代码(Source Code )的逻辑功能正确。把源代码转换为网表的过程叫做综合。网表是使用Verilog语言对门级电路的结构性描述，它是最底层文件。网表是原理图的语言描述，对应着门级电路 原理图。网表中所有的器件都包含有必须的工业参数，如温度特性、电压特性、 固有门延时、输入阻抗、上升时间、下降时间、驱动能力、面积等3132。由于这些工业参数的存在，使得门级仿真(Gate Level Simulation )十分接近于真实芯片的物理测试。经过门级仿真后再经过自

12、动布局布线(Auto Place andRoute )，从而生成版图(Layout )，经过物理验证和后仿真，就可以制版流片， 并交付封装测试。整个流程如图3-4所示。图3-4 自顶向下的设计流程由上节可知，SPI接口有主从之分，本文设计重点为从SPI( Slave SPI )。这主要是由于本文的应用环境决定的。本文设计的ADC接口电路及数字逻辑电路的主要目标是实现外部主SPI对从SPI的初始化。要求从主 SPI接收数据，配置内部的寄存器，实现相应的控制目标，产生相应的控制信号。不需要产生数 据来配置其他的芯片，所以本文设计的SPI接口中就没有考虑波特率发生器，它只能从外部接收移位时钟。首先，

13、对所要设计的从SPI做整体规划，建立架构，并对系统进行层次划分。根据实际需要，将主SPI与从SPI之间的连接架构简单的归结为图3-5所示。CSBCSB主SPISCLKSCL:从 SPISDIOSDIC图3-5 主从SPI之间连接架构主SPI与从SPI之间通过 CSB SCLK SDIO三个引脚进行相连，它们分别 是片选引脚、串行时钟引脚、串行数据输入输出引脚。此架构比典型的SPI接 口引脚少了一个串行数据输出引脚，为了使芯片引脚数量最少，所以将这一引脚 省略。3.2.2 SPI 接口外特性3.2.2.1 SPI 接口的端口引脚SPI 接口的端口引脚包括： CSB、 SCLK、SDIO。（1）C

14、SB片选引脚CSB 是一种低电平有效控制，用来选通读写周期。 CSB 可以在多种模式下工 作，如果控制器具有芯片选择输出或其他多器件选择方法，则该引脚可以与CSB线相连。当该线为低电平时，器件被选择，SCLK和SDIO线路上的信息便会得到处理。当该引脚为高电平时，器件会忽略SCLK和SDIO线路上的所有信息。这样，多个器件便可以与 SPI 端口相连。在只连接一个器件的情况下，可以将 CSB 线路与低电平相连，使器件始终处于使能状态，但是此时如果端口发生错误，将 无法使器件复位，因为复位信号要在CSB的上升沿才起作用。（2）SCLK串行时钟SCLK 引脚为串行移位时钟输入引脚，用来使串行接口的操

15、作同步。输入数 据在该时钟上升沿有效，输出数据在下降沿有效。因为本文中SPI 接口仅仅用来为配置寄存器传送数据，所以对数据传输的速率要求不高。为降低该引脚对时 钟线路上噪声的敏感度，它采用施密特触发器实现。（3）SDIO串行数据输入/输出SDIO 引脚用作输入或输出，取决于所发送的指令（读或写）以及时序帧中 的相对位置（指令周期或者数据周期） 。在写或读操作的第一阶段，该引脚用作 输入，将信息传递到内部状态机。如果该命令被确定为写命令，则在指令周期 内， SDIO 引脚始终用作串行输入，将数据传送给内部移位寄存器。如果该命令 被确定为读命令，状态机将把 SDIO 引脚变为输出，然后该引脚将数据回传给控 制器。在本文设计的 SPI 接口中，该引脚目前只实现向寄存器中写入数据的功3.2.2.2 SPI 接口的数据基本传送规则（ 1 ）格式SDIO数据传输的第一阶段是指令阶段，指令由16位组成，之后是数据，数据由一个或多个 8 位构成，长度由前面的指令字长位确定。CSB 的下降沿与SCLK的上升沿一起决定帧何