《毕业设计（论文）数字钟的设计与制作》由会员分享，可在线阅读，更多相关《毕业设计（论文）数字钟的设计与制作（30页珍藏版）》请在金锄头文库上搜索。
1、陕西国防学院电子工程系毕业论文 陕西国防工业职业技术学院毕业设计论文题 目 数字钟的设计与制作 专 业 电子信息工程技术 班 级 信息3081 姓 名 * 学 号 27# 指导教师 * 陕西国防工业职业技术学院电子工程系毕 业 设 计 任 务 书专业: 电子信息工程技术 班级:信息3081 学生签名: * 一、 毕设题目 数字钟的设计与制作二、 毕设技术指标1、 设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24h为一计时周期；2、 电路发生走时误差时，要求电路具有校时功能；3、 要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。三、 设计与制作要求1、 画出整机电路框
2、图，说明各部分电路的工作原理与要求；2、 通过各部分电路的设计分析，画出数字钟的原理电路，并说明电路的工作原理；3、 电路主要元器件的分析选择与参数的确定；4、 通过电路的仿真与分析，进一步优化电路与元器件参数，画出印制电路板图；5、 印制电路板的制作、电路的装配、调试与检测过程；6、 撰写出设计制作总结报告四、 毕设考核的主要知识与技能本课题涉及了数电、PROTEL、EDA等方面的知识，主要考核电子电路分析与计算机的基本应用能力等。五、 设计时间: 2010 年 11 月 8日 至 2010 年 12 月 31 日六、 指导教师签名: * 摘要数字钟是一种用数字电路技术实现时、分、秒计时的装
3、置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。目录1 系统原理框图.12方案设计与论证.33工作原理.5 3.1、数字钟的构成.5 3.2、数字中的工作
4、原理.64元器件.105各功能块电路图.12 4.1 通过4511测试数码管的好坏.12 4.2 4060构成脉冲发生及分频.12 4.3 74390 构成十进制计数器.13 4.4 74390构成六进制计数器.14 4.5 74390构成六十进制计数器.14 4.6 双六十进制电路.15 4.7 校时电路.16 4.8 二十四小时计数器.16 4.9 分频晶振电路.17 4.10 整点报时电路.186总接线元件布局简图.197心得与体会.208参考文献.21附录1原件清单.22附录2部分芯片引脚图与功能表.23毕业设计进度表和平时考核周次任务阶段名称及主要内容检查日期检查结果第一周方案设计与
5、论证第二周单元电路的设计1、时间脉冲产生电路的设计第三周2、计数电路的设计第四周3、译码及驱动显示电路第五周4、校时电路的设计第六周5、报时电路设计第七周6、电路总图设计第八周心得与体会与设计整理学生签名: *8 班级: 信息3081平时成绩: 指导教师签名: 2006年11月6日指导教师评语和评分意见学生姓名: 评语: 评分: 指导教师签名: 年 月 日毕业答辩考核和毕业设计成绩学生姓名: 1.答辩评语: 评分: 2.毕业设计成绩:根据学生平时表现、指导教师评语意见，经答辩小组考核，综合评定该 生毕业设计成绩为: 答辩小组: 组长签名: 组员签名: 年 月 日1、系统原理框图数字钟实际上是一
6、个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。图 1系统原理框图1.1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。1.2分频器电路分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。1.3时间计数器
7、电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。1.4译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。1.5整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2、方案设计与论证方案一：原理：数字钟一般由振荡器、分频器、计数器、译码器、显示
8、器等几部分组成。这些都是数字电路中应用最广的基本电路。石英晶体振荡器产生32768Hz的信号，分频器电路将32768z的高频方波信号经32768经15级2次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现：“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现，所有计时结果由六位数码管显示。方案一方框图如图2.0译
9、 码 显 示 电 路时计数器分计数器秒计数器校时电路石英晶体振器多级分频器 图2.0方案一系统方框图优点：石英钟走 时 准、耗电省、经久耐用为其最大优点。频率长期稳定性极高，Q值高，带宽很窄，有利于选频；体积小，适应现在集成工艺要求 。方案二: 采用NE555定时 器和RC组 成的多谐振荡器作脉冲电路构成的数字种。原理：由555和RC组 成的多谐振荡器可得到1Hz的方波脉冲信号，把脉冲加到秒计数器的输入端，秒 计数 器对脉冲计数，记满60个数复位，同时给分计数器一个信号，分计数器对脉冲计数，记满60个数复位，同时给时计数器一个信号，时计数器对脉冲计数，记满24个数后复位。时间周期是 24个小时
10、。555定时器和RC组成的多谐振荡器的，脉冲信号的精度不高，数字钟走时不是很准确需加上一个调时电路对时间进行调整。方案二的方框图如图2.1所示： 译 码 显 示 电 路时计数器分计数器秒计数器校时电路振荡器 图2.1方案二设计方框图缺点：振荡不稳定。用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、
