系统结构题目精选

《系统结构题目精选》由会员分享，可在线阅读，更多相关《系统结构题目精选（22页珍藏版）》请在金锄头文库上搜索。

1、1. 计算机系统的层次结构按照由高到低的顺序分别为（C）。A. 高级语言机器级，汇编语言机器级，传统机器语言机器级，操作系统机器级，应用语言机器级, 微程序机器级B. 高级语言机器级，应用语言机器级，操作系统机器级，传统机器语言机器级，汇编语言机器级, 微程序机器级C. 应用语言机器级，高级语言机器级，汇编语言机器级，操作系统机器级，传统机器语言机器级, 微程序机器级D. 应用语言机器级，操作系统机器级，高级语言机器级，汇编语言机器级，微程序机器级，传统 机器语言机器级2. 计算机系统结构设计时遵循三个软硬件取舍原则，但（D）不在原则之中。A. 系统在现有硬件条件下有高的性能价格比B.不要限制

2、组成和实现技术的采用C.为软件设计提供更多更好的硬件支持D.尽量发挥软件的优势P9.衡量流水线的主要性能指标是和。N个子过程组成的流水线中，其结果的输出速度取决于处理时间的子过程。流水线吞吐率，效率，最长六.（15分）某计算机主存为1KB,采用两路组相联（2-Way）映像，指令Cache容量为32B，每个块 为8B。在该机执行如下循环程序：（16位机子）OK:LDF2， 0(R1)MULTDF4， F2， F0LDF6， 0(R2)ADDDF6， F4， F6SD0(R2)， F6ADDIR1， R1， #8ADDIR2， R2， #8SGTIR3， R1， DONEBEQZR3， OK每条指

3、令长度均为4B,程序执行前指令Cache的内容为空，Cache采用LRU替换算法。（1）假设该程序加载道0010100000地址上，试给出该循环推出前每个Cache块所对应的主存区号 标识，以及其组内块号；（2）如果该循环执行20次，则Cache命中率为多少？ 解答：（1）(2)循环 20 次地址分别为 0, 1, 2, 3, 4, 0, 1, 2, 3, 4, 0, 1, 2,0123401234010 组0000444444442220022200一 1组一11111111111333333333装 入装 入装 入装 入替 换替 换命 中替 换命 中命 中替 换命 中00组101I9111

4、21516131417181组Cache主存0010100000主存区 Cache号标示 块号001010 0001010 1001011 0001011 1001100 0由映像图可见，退出循环前0组0块对应主存区号标识为001 1000组1块对应主存区号标识为001 0101组0块对应主存区号标识为001 0101组1块对应主存区号标识为001 011命中率=(9x20-5-2x19)/(9x20)=137/18076%七（10分）假设一台计算机具有以下特性：（1）95%的访存在Cache中命中；（ 2） Cache 块大小为 4 个字, Cache 失效时整个块被调入；（3）CPU发出访

5、存请求速率为1MBps；（4）25%的访问为写访存，CPU每次只能读写一个字；（5）写命中时采用写直达法,写未命中时采用不按写分配法；（ 6）通道包含一个选择通道和一个字节多路通道；（ 7）选择通道上连接 3 台磁盘机,传输率为 800KB/s；（8）字节多路通道上连接2台针式打印机和20个终端，传输率分别为6.6KB/S和1KB/s。 问：主存的频带至少设计为多少MBps才能符合要求？ 解答：考虑到在计算机系统中，I/O系统要与存储器打交道，CPU也要访问（R/W）存储器， 因此：主存的实际流量（频带）=i/o系统引起的主存流量（fl/O SYSTEM） + CPU读操作引起的主存流量fCP

6、u R） + CPU写操作引起的主存流量fCP；w）其中, fI/O_SYSTEM=fselect+fbyte=maxfselect_i+sumfbyte_i=800+6.6x2+1x20=833.2（KB/s）fcpu R=5%x75%x4x1MBps=0.15MBps 即每次访问一个byte,但失效，导致4byte的写入f CPU_=W25% 1MBps=0.25MBpsredf所以主存的频带至少设计为1233.2KB/S。2系列机软件必须保证（ c ）A. 向前兼容，并向上兼容C.向后兼容，力争向上兼容6磁盘外部设备适合于连接到（ bA.字节多路通道C.选择通道或字节多路通道B. 向前兼

7、容，并向下兼容D.向后兼容，力争向下兼容）B. 数组多路通道或选择通道D.数组多路通道或字节多路通道8. 在指令级高度并行的超级处理机中，下列叙述正确的是（ d ）A. 超标量处理机利用资源重复，要求高速时钟机制B. 超流水线处理机利用资源重复，要求高速时钟机制C. 超标量处理着重开发时间并行性，要求高速时钟机制D. 超流水线处理机着重开发时间并行性，要求高速时钟机制9. 间接二进制 n 方体网络是一种（ a ）A.多级立方体网络B.多级全排列网络C. 单级立方体网络D.多级混洗交换网络12.计算机系统弗林分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数据流（SIMD）、 多

8、指令流单数据流 和 多指令流多数据流 四大类。15. 引入数据表示的两条基本原则是：一看系统的效率有否提高：二看数据表示的通用 性和 利用_率是否高。16. 在存储体系中，Cache存储器对应用程序员是 透明的，对系统程序员是 透明的（填“透明”或“不透明”）。18.“一次重叠”解释时，第K+1条指令需等K条指令执行后才能形成，称此时发生了“指令相 关”。若第K条指令的结果数地址与第K+1条指令的源数地址一样时，称发生了“ 写后读 相关”。20. 阵列处理机按存储器的组织方式不同，分为两种不同的基本构形，一种是采用分布式存储器的阵列处理机构形，另一种是具有集中式共享存储器的阵列处理机构形。三、

9、简答题21简要解释提高计算机系统并行性的三个技术途径。22简述使用多处理机的目的和多处理机具备的特点。23简述流水处理机处理全局性相关的各种办法。24对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高 存储层次的等效访问速度？(至少提出两种)25简述程序的动态再定位的思想。四、简单应用题26某字节交叉多路通道连接 6台设备，其数据传送速率如下表所示设备号123456传送速率(B/ms)505040252510(1) 计算每台设备传送数据两次请求的时间间隔；(2) 当所有设备同时要传送数据时，求其对通道要求的总流量 fbyte；byte(3) 让通道以极限流量

10、f * =fb的工作周期工作，求通道的工作周期T?max yte byte27. 在集中式主存的阵列处理机中，处理单元数为4,为了使4X4的二维数组A的各元素aij(i=03,j=03)在行、列、主/次对角线上均能实现无冲突访问，请问数组各元素在存储器各分体(分体号从 0 开 始)中的分布情况(假设a00已存放在分体号为3,体内地址为0的位置)。五、综合应用题28. 在多处理机上求解x=a(b+c(d+e)+f(g+h l),利用减少树高来尽可能加快运算速度。(1) 画出在 3 台处理机上并行运算的树形流程图。(2) 求P=3时，运算级数Tp，单处理机串行级数人，加速比Sp和效率Ep的值。29

11、有一个双输入端的加一乘双功能静态流水线，由经过时间为4 t、2A t、2A t、 t的1、2、3、4四 个子过程构成。加按1-2-4 连接，乘按1-3-4连接，流水线输出设有数据缓冲器，也可将数据直接 返回输入。现要执行A* (B+C* (D+E*F) +G*H的运算，调整计算顺序，画出能获得吞吐率尽 量高的流水时空图，标出流水线入、出端数据的变化情况；求出完成全部运算的时间及此期间流 水线的效率和吞吐率。21. 时间重叠：引入时间因素，是让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个 部分，以加快硬件周转使用来赢得速度。资源重复：是引入空间因素，通过重复设置硬件资源来提高性能。

12、 资源共享：是利用软件方法让多个用户按一定时间顺序轮流使用同一套资源，来提高其利用率，相 应也就提高了系统的性能。22. 使用多处理机的目的：一是用多台处理机进行多任务处理协同求解一个大而复杂的问题来提高速度。二是依靠多余的处理机及其重组来提高系统的可靠性，适应性和可用性。 处理机具备的特点：（1）结构灵活性 （2）程序并行性 （3）并行任务派生 （4）进程同步 （5）资源分配和任务调度23. （1）猜测法。猜选其中一个分支继续流入，待条件码形成后再决定是继续执行，还是作废，按另 一分支重新流入。（2）加快和提前形成条件码：加快单条指令内部条件的形成，不等指令执行完提前形成反映运算 结果的条件

13、码,在一段程序内提前形成条件码。（3）采用延迟转移。用软件方法进行静态指令调度的技术。四、大型计算题:10分，每题 10分8、某工作站采用时钟频率f为15MHz处理速率为10MIPS的处理机来执行一个已知混合程序。假 定每次存储器存取为1周期延迟。如果假定将处理机的时钟频率f提高到30MHz,但存储器子系统速 率不变。这样，每次存储器存取需要两个时钟周期，如果 30%指令每条只需要一次存储存取，而另外 5%每条需要两次存储存取,还假定已知混合程序的指令数不变,并与原工作站兼容,试求改进后的处 理机性能。参考答案：（a） 时钟频率之后需要增加一个时钟周期；同样,另外 5的指令需要增加两个时 钟周

14、期。CPInew二（改进前执行混合程序的所需时钟周期数+30%XlX指令数+5%X2X指令数）/指令数二改进前有效CPI + 3O%X1 + 5%X2=1.5+如题所述，30%的指令需要一次存储存取,则这些指令在处理器提高 0.3 + 0.1= 1.9处理速率 MIPS二 fnew / （CPInewXlO-6） = 30X 10-6/（1.9X 10-6） = 15.79 MIPS假设混合程序的指令数为 IC, 则有可见, 改进后工作站性能提高了。弹）加快短循环程序的处埋判斷如厲于嫦循环将循环体各指令一次取人指令缓 M霧中，停上预取令*猜选分支恒选循环分支灯（2分）24一（1）存储层次的等效访问时间是T.v = HT, +（1 -H）%革申为主存命中率,T】、 耳分别是主、辅存访问时间。（2分）心:、（2）耍提高存韬层次等效访问速度，可釆取的措施有： 当等效为问时间远大T主存访问周期时何采取捉高主存命中率的方法； 晋宅存命中率H已经彳艮髙时人可提高主存的访冋速度*以降低T】； 加快內部地址映象和变换，如采用快一慢表层次*增大快表命中率等。（以上：3小氨毎点2分，只要茸2点即可得4分）jA V! 5