VHDL38译码器

上传人:工**** 文档编号:498905653 上传时间:2023-05-02 格式:DOC 页数:9 大小:308.50KB
返回 下载 相关 举报
VHDL38译码器_第1页
第1页 / 共9页
VHDL38译码器_第2页
第2页 / 共9页
VHDL38译码器_第3页
第3页 / 共9页
VHDL38译码器_第4页
第4页 / 共9页
VHDL38译码器_第5页
第5页 / 共9页
点击查看更多>>
资源描述

《VHDL38译码器》由会员分享,可在线阅读,更多相关《VHDL38译码器(9页珍藏版)》请在金锄头文库上搜索。

1、=(others=1);if S=”00”tenND;library IEE; useIEE.std_ogic_14.all; useIEE.stdlgc_uniged.al; entitydc3_8s pt( in : in std_logic_ector(2 nto ) ; dout : out d_lgic_vectr(7 dwnt 0) ; );enddc_8 ;acitecture RL of dec38 sbin dout 10000 when ( di 11 ) el 000000 when ( d = 10) else 001000 wn( n =101) els 000100

2、0 hen ( di =10 ) else 0001000when ( din= 1 ) el 00000100 when ( din 010 )else 00000 he( din=01 ) l 000001;nd RTL ;半加器 半加器电路是指对两个输入数据位进行加法,输出一种成果位和进位,不产生进位输出的加法器电路。 是实现两个一位二进制数的加法运算电路。数据输入A被加数、B加数,数据输出和数(半加和)、进位C0。 和B是相加的两个数,是半加和数,C是进位数。 目前我们按上一节组合逻辑电路的设计措施来实现半加器。 由逻辑状态表可写出逻辑式 试分析图1-所示电路的逻辑功能。我们先不管半加

3、器是一种什么样的电路,按组合数字电路的分析措施和环节进行。 1写出输出逻辑体现式 该电路有两个输出端,属于多输出组合数字电路,电路的逻辑体现式如下 2列出真值表 半加器的真值表见下表。表中两个输入是加数0和B0,输出有一种是和S0,另一种是进位C0。 输入输出BCS00010110011110石头剪刀布incude#iclude#nldeusing amespace td;voi main() char hoose,h; cotWlcoe Gae Zoe!edl; coutendl;out即将载入的是石头-剪刀-布游戏ed; cuongend; ochose; if(chose!&choose

4、!=n)intwin(0),lse(0),draw(0),me,coputer; do out请输入你的选择:me; sand((uind)me(UL); mute=rad()+; with(cmpur) case 1: i(e=1) ut电脑出的是石头,你出的也是石头,此局为平局endl; draw+; ls (me=) cout电脑出的是石头,你出的是剪刀,很不幸,此局你输了ndl; loe+; e i(e=3) o电脑出的是石头,你出的是布,恭喜你,此局你赢了enl; wi+; bra; case 2: f(me=1) out电脑出的是剪刀,你出的是石头,恭喜你,此局你赢了end; in

5、+; leif(me=) ou电脑出的是剪刀,你出的也是剪刀,此局为平局endl; draw+; else if(me=) cut电脑出的是剪刀,你出的是布,很不幸,此局你输了endl; lose+; reak; case 3: f(me=1) cu电脑出的是布,你出的是石头,很不幸,此局你输了endl; oe+; els if(me=2) ct电脑出的是布,你出的剪刀,恭喜你,此局你赢了endl; win+; lseif(me=3) cout电脑出的是布,你出的也是布,此局为平局endl; daw+; ra; dfault : brea; / coputer=rand()%+; cout你还要继续吗?YesNo(Y/N); whil(h!=N& h!=n); cut你一共进行了winos+draw次游戏,其中:e; cu你胜出win次edl; t你输了lose次el; c你和电脑打平draw次;

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 解决方案

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号