《通信工程专业综合课程设计》由会员分享，可在线阅读，更多相关《通信工程专业综合课程设计（55页珍藏版）》请在金锄头文库上搜索。
1、专业综合课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目: HDB3码电路测试与FSK2电路设计 课程设计目的：1. 通过对THEX-1型综合实验平台的使用，较深入了解通信电路的原理；2. 掌握通信电路的测试方法和设计实验的方法；3. 学习利用EWB仿真设计简单通信系统的方法；4. 练习利用Protel绘制PCB电路的方法；5. 提高正确地撰写论文的基本能力。课程设计内容和要求1. 电路测试：测试HDB31，HDB32，HDB33，DPLL，PLL实验电路板。要求详细分析实验电路的工作原理（说明每个元器件的作用和功能），写出测试项目，并对测试结果作出详细分析；如果电路板不能
2、测出所需要的结果，要分析原因，找出电路板损坏的部位。2. 用EWB做出FSK2的仿真电路，并测试各点的波形；要求详细分析电路原理（说明每个元器件的作用和功能），对测试结果作出详细分析。3. 用Protel绘制AMDEM2的PCB电路。4. 查阅不少于6篇参考文献。初始条件：1. THEX-1型综合实验平台及实验指导书；2. 示波器，万用表。3. EWB和Protel软件。时间安排：第18周，安排设计任务；第19周，完成实验测试和仿真电路的设计与测试；第20周，完成PCB电路绘制；撰写设计报告，答辩。指导教师签名： 2011年 6 月 18 日系主任（或责任教师）签名： 2011年 6 月 19
3、 日武汉理工大学课程设计目录摘要此次专业课程设计主要分为电路测试部分、电路仿真以及PCB的绘制。电路测试主要测试HDB3码、DPLL数字锁相环，PLL锁相频率合成器等实验。电路仿真主要是对FSK的进行仿真以及AMDEM2的PCB的绘制。经过此次课程设计，主要是对所学的专业课进行整合以及综合应用。关键词：电路测试仿真、FSK、AMDEM2、PCBAbstractThe professional curriculum is divided into parts of the circuit testing, circuit simulation and PCB drawing. The main
4、test circuit testing HDB3 ,DPLL,PLL and other experiments. Circuit simulation carried out mainly for HDB33 and RECEIVER, simulation and PCB drawing. After the course design, mainly for the study of specialized courses and comprehensive application integration.Key words：circuit testing and simulation
5、、FSK、AMDEM、PCB171 电路调试实验1.1多级伪随机码发生实验1.1.1 电路工作原理（一）电路组成 多级伪随机码发生实验是供给HDB3、PSK等实验所需时钟和基带信号。图1-1是实验电原理图，由以下电路组成： 1内时钟信号源；2多级分频电路；33级伪随机码发生电路；44级伪随机码发生电路；55级伪随机码发生电路。 图1-1(a)图1-1(b)（二）电路工作原理 1内时钟信号源 内时钟信号源由晶振J1、电阻R2和R3、电容C1、非门U1A，U1B组成，若电路加电后，在U1A的输出端输出一个比较理想的方波信号，输出振荡频率为4.096MHz，经过D触发器U2B进行二分频，输出为2.0
6、48MHz方波信号。 2三级基准信号分频 设电路的输入时钟信号为2.048MHz的方波，由可预置四位二进制计数器（带直接清零）组成的三级分频电路组成，可逐次分频至1K方波。U3、U4、U5的第二引脚为各级时钟输入端，输入时钟为2.048MHz、P128KHz、8KH。 33级伪随机码发生器电路伪随机序列，也称作m序列，它的显著特点是：（a）随机特性；（b）预先可确定性；（c）可重复实现。 本电路采用带有两个反馈的三级反馈移位寄存器，示意图见图1-2。若设初始状态为111（Q2Q1Q0=111），则在CP时钟作用下移位一次后，由Q1与Q0模二加产生新的输入Q=Q0Q1=11=0，则新状态为Q2Q
7、1Q0=011。当移位二次时为Q2Q1Q0=001；当移位三次为Q2Q1Q0=100；移位四次后为Q2Q1Q0=010；移位五次后为Q2Q1Q0=101；移位六次后为Q2Q1Q0=110；移位七次后为Q2Q1Q0=111；即又回到初始状态Q2Q1Q0=111。该状态转移情况可直观地用“状态转移图”表示。见图1-3。图1-1（b）上图是实验系统中3级伪随机序列码发生器电原理图。从图中可知，这是由三级D触发器和异或门组成的三级反馈移存器。在测量点PN处的码型序列为1110010周期性序列。若初始状态为全“零”则状态转移后亦为全“零”，需增加U8A三输入与非门“破全零状态”。图1-2 具有两个反馈抽
8、头的3级伪随机序列码发生器 图1-3 状态转移图 44级伪随机码发生电路 下图是实验系统中4级伪随机序列码发生器电原理图。从图中可知，这是由4级D触发器和异或门组成的4级反馈移位寄存器。本电路是利用带有两个反馈抽头的4级反馈移位寄存器，其示意图见图1-4，在测量点PN处的码序列为1111000100110101。图1-4 具有两个反馈抽头的4级伪随机序列码发生器 55级伪随机码发生电路 下图是实验系统中5级伪随机序列码发生器电原理图，从图中可知，这是由5级D触发器和异或门组成的5级反馈移位寄存器。本电路是利用带有两个反馈抽头（注意，反馈点是Q0与Q2）的5级反馈移位寄存器，其示意图见图1-5，
9、在测量点PN处的码序列为1111100011011101010000100101100。图1-5 具有两个反馈抽头的5级伪随机序列码发生器1.1.2 测试项目1用20MHz双踪示波器观察TP1、TP2、TP3三个测试点的波形，并作记录。2用20MHz双踪示波器（直流档）观察全零码、全一码、3级、4级、5级伪随机码的波形，并作记录。（需给伪码电路接上适合的时钟，可在TP1、TP2、TP3中选择）1.1.3 测试结果与分析 图1-6 TP1 图1-7 TP2 图1-8 TP3 图1-9全零码 图1-10 全一码图1-11 3级伪码 图1-12 4级伪码图1-13 5级伪码TP1 是2MHZ的方波脉
10、冲信号，TP2是32KHZ的方波脉冲，TP3是2K的方波脉冲，由于每一级都经过了一个计数器，故输出的波形随着频率的减小越来越稳定。由输出的3级、4级、5级伪码看出，输出信码的满足预先期望的码序列1.2 HDB3编码实验1.2.1电路工作原理编码框图编码电路接收终端机来的单极性非归零信码，并把这种变换成为HDB3码送往传输信道。编码部分的原理框图如图35-6所示，各部分功能如下所述：(1) 单极性信码进入本电路，首先检测有无四连“0”码。没有四连“0”时，信码不改变地通过本电路；有四连“0”时，在第四个“0”码出现时，将一个“1”码放入信号中，取代第四个“0”码，补入“1”码称为V码。图35-6
11、 编码部分的原理方框图 （2）取代节选择及补B码电路（取代节判决）电路计算两个V码之间的“1”码个数，若为奇数，则用000V取代节；若为偶数，则将000V中的第一个“0”改为“1”，即此时用“B00V”取代节。 （3）破坏点形成电路将补放的“1”码变成破坏点。方法是在取代节内第二位处再插入一个“1”码，使单/双极性变换电路多翻转一次，后续的V码就会与前面相邻的“1”码极性相同，破坏了交替反转的规律，形成了“破坏点”。 （4）单/双极性变换电路 电路中的除2电路对加B码、插入码、V码的码序计数，它的输出控制加入了取代节的信号码流，使其按交替翻转规律分成两路，再由变压器将此两路合成双极性信号。本级
12、还形成符合CCITT G703要求的输出波形。 5编码电原理图如图35-7所示。图35-7 HDB3编码电原理图图35-7给出了典型的HDB3编码电路：在同步时钟的作用下，输入的NRZ码流经过HDB3编码电路输出两路单极性码，这两路单极性码再送到“单/双极性变换”电路，产生出双极性归零的HDB3码。如图35-8所示。图35-8 单/双极性变换电路1.2.2 测试项目“HDB3编码实验”（HDB32）模块的J2输入2048KHz时钟信号，J1依次输入“全一码”、“全零码”、“3级伪码”、“4级伪码”、“5级伪码”及2048K时钟的输出状态（各级伪码时钟确定在2048KHz）。1“全一码”输入：用
13、20MHz双踪示波器检查TP11的“全一码”和TP12的“全一码”的HDB3编码，编码应符合AMI码的编码规则。2“全零码”输入：用20MHz双踪示波器检查TP11的“全零码”和TP12的“全零码”的HDB3编码，编码应符合HDB3码的编码规则。3“3级伪码”输入：用20MHz双踪示波器检查TP11的“3级伪码”和TP12的“3级伪码”的HDB3编码，编码应符合AMI码的编码规则。4“4级伪码”输入：用20MHz双踪示波器检查TP11的“4级伪码”和TP12的“4级伪码”的HDB3编码，编码应符合AMI码的编码规则。5“5级伪码”输入：用20MHz双踪示波器检查TP11的“5级伪码”和TP12的“5级伪码”的HDB3编码，编码应符合HDB3码的编码规则。6用“3级伪码”或“3级伪码”的HDB3编码作对照参考，对TP1TP12各测试点的波形进行观察、记录，并结合逻辑电路进行分析。1.2.3 测试结果及分析全一码的HDB3编码 全零码的HDB3编码
