《第二代射频识别标签的高效率微分射频前端》由会员分享，可在线阅读，更多相关《第二代射频识别标签的高效率微分射频前端（10页珍藏版）》请在金锄头文库上搜索。
1、HighEfficiency Differential RF Front-Endfor a Gen2 RFID Tag第二代射频识别标签的高效率微分射频前端摘要一-在这篇论文中，我们提出了一种高效率微分射频前端的分析与设计 方法，该前端可以作为产品电子码的第二代可兼容射频识别标签。通过对采用 动态补偿技术的N级整流器的学习，我们提出了一种稳态模型，用来估算整流 器的输出电压和功率转换效率。同时，这个模型也可以估算出其他指定电路在 不同的输入和负载条件下的参数。为了构成这种射频前端，我们在设计整流器 的同时，也设计了检波器，电压调节器和反向散射调制装置。这种射频前端利 用了一种带有E2R0M的0
2、. 18“ m标准CMOS技术。最终的仿真和测量结果都很好 的验证了我们之前所提出的稳态模型。当输入功率为17dBm时，射频前端功率 转换效率可以达到最大值43%。关键词：功率转换效率（PEC）,射频前端，整流器，第二代射频识别标签，稳 态模型。1.本文简介如今，在许多领域，宽频超高频率射频识别技术己经得到广泛地应用。 RFID的无源特性需要一个标签来转换阅读器给它能量用于其系统的能量供给。 根据Friis的自由传输方程，标签的工作功率屯g可以按下面式子计算：Rag 二EIRReader *扇甘*。rectifiter *（冷2式中，EIRReader是阅读器的各向同性辐射功率效率，是标签天线
3、增益， q rectifiter是整流器的射频直流功率转换效率，d是阅读器能够识别的频率范围。由于EIRReader是根据无线电有关规则定义的，RFID系统的识别频宽直接由 标签的功率转换效率（PCE）决定。在低输入功率的情况下，为了提高标签的功率转换效率，前儿年在整流器中 采用了阈值补偿技术。这种技术之前也被称之为静态补偿。在这些电路中，静 态偏压是为了降低开启电压和整流器传递设备的正向电压降。静态补偿整流器 在4m输入功率条件下的典型PCE值是36. 6%。这种整流器最主要的一个缺点是 在输入为负相时不可避免的产生了漏电流。随着RFID的不断发展，它成为制约 PEC提高的一个主要因素。因此
4、，有些研究报告提出了采用动态阈值补偿技术 的四个M0S单元。利用一种互补控制机制，可以将反向漏电流降到最小。在输 入功率为12. 5dBm时，采用动态补偿的整流器的PCE可以高达67. 5%。与静态补偿技术的综合分析系统相比，对动态补偿技术的研究还处于初级阶 段。首先，在集成电路设计中，在不同输入和负载条件下对PEC进行最优化的 方法很有意义；其次，在与微分射频前端的整体设计（动态补偿整流器，解调 器和调压器）相关的论文文献相当少。通过学习动态补偿整流器的电路机制，我们提出了一个稳态模型的数学方 法，由此得出了电路设计流程。一方面，整流器的级数N,器件的尺寸W/L,还 有负载电路的影响都显现出
5、来了；另一方面，RF前端是由动态检波器，调压器 这样的功能电路组成的。根据实际的电路情况，利用这个分析模型可以对整流器进行优化。即前端 的测试结果将会在论文的最后给出。2.整流器分析在图1中是一个基于四晶体管单元的N级动态补偿整流器。我们先研究单 级拓扑结构的整流器的输出电压V。和相应的功率装换效率PCE,然后再推广到N 级的情况。在标签电路中，当调制信号传输到整流器时，为了时整流器输出电压比较 平滑，输出电压降较低，往往会选择较大的负载电容。在这种情况下，整流器 的内部建立机制可以忽略，可以在静态下分析晶体管，此时，V。己经建立并且 保持不变。Stage 1Stage N图1 N级微分整流电
6、路A. 输出电压图2 (a)是一个单级的整流器。电路的负载包括存储电容Cad和直流电 流1。(比如，其他电路的等效负载)。因为电路的结构是完全对称的，仅分析MP】 即可。根据MP】中晶体管的工作状态，我们可以将一个周期分成六个部分。图2 (b)是一个周期中电压和电流的波形图，划分了不同的工作区域。在 稳态的前提下，节点X和Y加上直流偏置电压V01/2o根据我们的假设可知，在一个周期内，电荷存储在电容Cad中，并保持不 变。因此，流过I。的电流与MP】和MP?的充电电流相等：I 0=珏3 面2=-(2)该式也可以写成2壬(Q +Q +Q +Q +Q +Q )( 3 ) T sat 1 linea
7、r sat 2 sub i leakage sub 2式中Qsatl，Qsat2,。引 /。汕2, 电荷。详细分析如下：1) 在A区域tbt2,如图2(b) , t0时刻后，MP】的|V开始增加。门 时刻，M0S晶体管开始工作在强反型区，饱 和区的工作电流如下：oCx(Vgs 一)2(1+入 赤)(4)因此，Q h由下式给出： sat 1Qsat 1=_ ：如 Cox (V。1 - Viy - | Vthp 1|)2Xl+A (vol-Vix) dt(5)式中，Vthpi是Impi在无衬底偏置效应时的阈 值电压Vjx和板分别是节点x和y的电压(在这里，我们假设Vjx和板是频率为f的 正弦波)。
8、Q.表示在每一部分流过Impi的linear图2(a)单级整流器(b) MOS 晶体管电压电流曲线2) 在B区域t2,t5,在门以后，|割和Msl之间的差距缩小，在t2时刻，MP】进 入线性工作区。线性区电流如下：I芸|J 0顷(腿-% - ivds)Vgs (6)如图2 (b)所示，由于MPi的等效源在t2时刻发生变化，所以电流方向也 发生变化。因为衬底的静态连接，此处也考虑了衬底偏置效应。阈值电压为：Vthp 2二%hp i+Ki (gsf 一 V瓦)+ K2Vsb(7)式中，屿中2是当衬底接低电平时的阈值电压，这个区域的电荷量为：QlineL2 0CoxVol-Viy-|Vthpl|-i
9、(V0-Vix) 2X(咎Vp sin(w t) dtM o cox r I2VP sill(w 0 - I Vthp 21 - i(VpSin(o)t)Fdt 3) 区域Ct5,t6,类似于区域A的情况。电荷表达式如下:2Qsat2二一腭捉 0命%号+ VpSin(u)t) |Vthpi| X1+A 号VpSin(3t)dt (9)4) 在区域Dt7,t8, t6时刻以后，MP】进入弱反型区。源漏电流为：Ids=Is0 lexp (十)exp (写一(IQ)其中，HD因此，我们可以得到(2郴广一H Is0l - ex述。I；严 *exp f；也oi+2Vp sin(3。一2顷 J-2Vff
10、】 出(12)5) 区域Et7,t8, t7时刻以后，如和板的值都小于0, MP】进入截止区。经过 最优化设计以后，虽然这个区域的漏电流很小，但是为了使这个模型更加精确, 还是考虑了漏电流的影响。漏电流表达式如下：Ids=IsO tl-exp(-) exp( V：，)(13)因此，这个区域的Qieakage如下：Qleakage ，。口 一 expSQ紧冬)x exp 非四也)dt (14)6) 区域Ft8,t9, t8时刻以后，MP】再次进入弱反型区，一直持续到t9。所以， Qsub2如下：Qsub2TIsol - ex麒一灼一:严3) x exp就。1+2VP 凯驾Vthpil-2Vff)
11、出 i8匕v上匕nv上(15)联立(4) - (17)式，我们可以得到如下函数关系：WVol=f(Ri，VP)(16)式中，I。用等效电阻Rl代替，Rl=V01/I0o等式(16)表明输出电压Vi是三 个独立变量的函数(普,Ri和Vp)，单级电路的输出Voi可以由(16)得出。在 级联电路结构中，第N级的情况和第一级的情况类似。如果我们把第N级的电 压定义为Vn，那么整流器的输出电压为：Vo = Vol + VdZ + + VoN(17)B. PCEPCE定义为直流输出功率与输入射频功率之比:(18)(19)(20)n =-=Pin Pdc+Ploss式中，Pss是整流器电路自身的功率损耗。整
12、流器的直流输出电压：Pdc=I0 V0功率损耗是整流器功率损失之和，其值如下：Ploss = Psub + Psat + Plinear + Pleakage式中，Psub, Psat, Plinear和Pleakage代表MOS管工作在不同工作区域时 的功率损耗。可以用Ids与V&的乘积来表示。总的PCE可以表示成：n =-一一xioo%(21)Pdc+N Psiib +psat +Plinear +Pleakage)C. 讨论级数N,晶体管的尺寸和等效电阻Rl的影响表现在(16)和(21)式中。我 们在处理这些超越方程时运用了迭代等数学方法，得出了近似解。基于这些方 程，图3 (a) -(
13、f)中画出了由Berkeley短沟道绝缘栅场效应晶体管模型得到 的仿真结果。在图3 (a)和(b)中，Vo和PCE的曲线是级数N的函数。图3 (a) 中，随着级数N的增加，低电平区的Vo增加，而高电平区的Vo减小。图3 (b)中, 随着级数N的增加，使得PCE最佳区右移，并且峰值有所减小。在多级电路中， 并行输入阻抗引起小谐振侦这使得晶体管的偏置电压比阈值电压要小，难以达 到想要的V。和PCE。然而，在高电平区域，信号的振幅大于阈值电压，多级整流 器的V。和PCE可以达到更大。因而就形成了曲线V。的转折点和PCE的最佳转变区。 在多级整流器中，PCE峰值的降低，主要是由于衬底偏置效应的影响。衬
14、底效应 使得NMOS的阈值电压Vth变得更大，使得一个周期内充电时间变得更短。在图3 (c )和(d)中显示了晶体管尺寸W/L的影响。W/L越小，晶体管的等 效电阻将会越大，这将使得晶体管的导电能力降低，输入阻抗变得比较大。相 反，W/L越大，将会使晶体管的栅电容比较大，结果，使节点x、y对地有寄生电 容，这降低了队和Vjy的幅值，从而也就减小了V。和PCE。在典型情况下，负载 阻抗为160K。，输入功率为18dBm，两级整流器的最佳PCE区位于30-100。在图3 (e)和(f)是不同电阻Rl的两级整流器。Rl越小，V。越低，最佳 PCE区向右边移动。在电流和大电阻相同时，更容易获得较大的电
15、压，这使得 Rl较大时的最佳PCE区左移。图3 (a) (c)和(e)分别是不同N, W/L,和Rl时V。的曲线(b) (d)和(f)分别是不同N, W/L,和Rl时PCE的曲线同时，我们还必须明白，无论是在低电平区还是高电平区，PCE都会 显著地下降。这是因为，在低电平区，MOSFET工作在亚阈值区，此时，正 向电流会很小。然而，在高电平区，PCE的下降主要是由于反向电流的增加。 从前面的分析可以推断出整流器的简明设计流程：1) 指定的目标灵敏度(即，最低可操作性输入功率)标签的。2) 当标签中的模拟，数字和存储器电路设计好之后，可以根据真实 的负载I-V曲线计算出负载阻抗Rl。3) 选择正确的级数N,得到Vo,为整个标签系统提供电源电压。在多级整流器电路中，应选择PCE峰值开始降低时级数N为最小的N。图4微分RF前端结构图4) 选择合适的晶体管尺寸(W/L)，使得最佳PCE位于要求的电路灵 敏度附近。同时，必须考虑芯片的大小和输入阻抗。5) 在灵敏度附近找到相应的PCE值，看看它是否足够大：如果
