《超前进位加法器的设计分解》由会员分享，可在线阅读，更多相关《超前进位加法器的设计分解（16页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空航天大学课 程 设 计报告课程设计名称:计算机构成原理课程设计课程设计题目:超迈进位加法器的设计院(系)：计算机学院专 业：计算机科学与技术班 级:学 号:姓 名： 指引教师:完毕日期:1月1日目 录第章 总体设计方案21.1 设计原理21.2设计思路1设计环境3第2章 具体设计方案2. 顶层方案图的设计与实现4.1顶层方案的整体设计42.2元器件选择和引脚锁定22 功能模块的设计与实现62.1 八位超迈进位加法器的设计与实现62.3 功能仿真调试8第3章 编程下载与硬件测试103.1 编程下载0 硬件测试及成果分析10参照文献12附 录13第1章 总体设计方案1.1设计原理将n个全加
2、器相连可得位加法器,但是加法时间较长。解决的措施之一是采用“超迈进位产生电路”来同步形成各位进位,从而实现迅速加法。超迈进位产生电路是根据各位进位的形成条件来实现的。四位超迈进位加法器的设计：只要满足下述两个条件中的任一种，就可形成C1，(）,1均为;（)X，Y任一种为1,且进位C为。由此,可以得到C1的体现式为：1=X*Y+(1+1)*C0；只要满足下述条件中任一种即可形成C2,(1）X2，Y均为1;（2)X2,任一为1,且X1，Y均为1;（3）X2，2任一为1,同步X1，Y任一为1,且0为1。由此，可以得到C的体现式为：C2=X2*Y+(2+Y2）1*Y1+(X2+2)*(X1+Y1)*；
3、同理，有C,C体现式如下:C3X3Y3+(X+Y)*Y2（X3Y3）*(X+Y)X1*1+（X3Y3)*(X2+2)*(X1Y1)*C0；C4=*Y（X+)*3*Y(X4+)*（X3Y3)*X*Y2(4+Y4)(X3+3)（X2Y2)*X1*Y1+(4+Y4）*(XY)(X2+Y2）*(X1+Y1)*C0。引入进位传递函数i和进位产生函数Gi。它们的定义为： PXi+Y i*YP的意义是：当1，Y1中有一种为时，若有进位输入，则本位向高位传送此进位,这个进位可以当作是低位进位越过本位直接向高位传递的。G1的意义是:当X1,Y1均为1时，不管有无进位输入，本位定会产生向高位的进位。将、i代入到C
4、式子中,便可得到：=G1+*C0； 式（11.1）C2G2+P2*G+PP1*C0; 式（1.1.2)C3GP3G2+P3*2*G1P*P1*0; 式（11.）C=G4+P4*3P*P3*G2+P4*3*P2*G1+P4*P3*P21C; 式（1.4）. 设计思路八位超迈进位加法器的设计：一种八位超迈进位加法器,它可以由2个四位超迈进位加法器模块来构成。四位超迈进位加法器采用Scematic设计输入方式,顶层的八位超迈进位加法器采用原理图设计输入方式。在四位超迈进位加法器的设计中,运用门电路进行控制，并且给上述设计进行定位,所设计的Sceatic程序电路通过编译、检测、调试过后生成.bit文献
5、并且下载到XC200可编程逻辑芯片中，通过CP测试并验证设计的对的性。1.3 设计环境在设计超迈进位加法器过程中，采用Xinx FudatinF3.1可编程器件开发软件，对于硬件，在实验设计过程中,用到了伟福COP型计算机构成原理实验仪、C200实验板、微机。第2章 具体设计方案2 顶层方案图的设计与实现顶层方案图重要实现一位全加器的逻辑功能，采用原理图设计输入方式完毕，超迈进位加法器电路的是实现基于XC200可编程逻辑芯片。在完毕原理图的功能设计后，通过检测调试,把输入/输出信号通过引脚编号安排到XC200指定的引脚上去，最后实现芯片的引脚锁定。2.1.1顶层方案的整体设计顶层图形文献重要由
6、2个四位超迈进位加法器构成,总共7位输入,9位输出。顶层图形文献由XlinxFoudaionF31软件编辑得到相应的模块，顶层图形的整体设计如下图2.所示:图2.1八位超迈进位加法器整体设计图2.1.2元器件选择和引脚锁定（1） 元器件的选择由于在设计的过程中，硬件设计环境是基于伟福CP型计算机构成原理实验仪和CV200实验板，故采用的目的芯片为ilinXCV200可编程逻辑芯片。（2） 引脚锁定在Xilinonaio上面完毕软件的设计之后,把顶层图形文献中的输入输出信号用引脚编号安排到Xilinx XV0芯片指定的引脚上去,从而实现芯片的设计电路的引脚锁定，各信号及Xlnx V200芯片引脚
7、相应关系如下表2.1所示:表 2 信号和芯片引脚相应关输入信号CV20芯片引脚输出信号XCV20芯片引脚1 A1U S147U1 A291S2152U1 A36U1 S78U1A49U1 S48U2 A10U2 S1185U21U2 2203U2 A3122 S31U A413US4110U1 B7U2481B0U1 31U1B82U18U B285U2 362481 C0632 功能模块的设计与实现在八位超迈进位加法器和四位超迈进位加法器的设计中均是采用Scheac设计输入方式，而在四位超迈进位加法器的设计中是由一列的门电路构成，最后在由2个四位超迈进位加法器模块构成8位超迈进位加法器。可以
8、扩展开来，位,32位超迈进位加法器原理类似8位的设计原理。2.1 八位超迈进位加法器的设计与实现()设计描述根据上面在1.1中讲述的四位超迈进位加法器的设计原理那样，四位超迈进位加法器的实现是建立在进位C1，C，C，C4的基本之上的。因此，由于上面第1.1节中有关进位C1,C2,3，C4已经进位讲述，根据式（1.1),式（.2），式（.3)式（1.1.4)可以画出四位超迈进位加法器的逻辑图。四位超迈进位加法器的9个输入端分别为：A1，A2，3，4,B1，B2,B,B4,0；个输出端分别为：S1,S2，S,S4,C4；其高下位顺序是从低到高，A1到A4，到B4，S1到4，,C是进位。通过门电路的
9、组合之后形成,四位超迈进位加法器(Schmatic程序),在通过封装,可以得到一种比较简洁的元器件，然后可以自己命名。(2 )创立Scheai程序的电路图四位超迈进位加法器的完整电路设计图如下图2.所示:左面为输入端口，右面5个为输出端口。图 2.2八位超迈进位加法器的设计电路图如下图2.3所示:图2.323功能仿真调试对所创立的电路图进行功能仿真,以便检测其对的性，可以采用ilinx编译器中的Simuor模块实现。如下图4所示:其中 C0为0,U1的AA3A2A1为1111，B4B3B2为0000，U的4A2A1为1111,B4B3B2B1为000，最后运算的成果为,U1的S4S3S1为11
10、,C4为，2的4S32S1为111,C4为0。图2.仿真图阐明:前面的9位依次是U1的C，A1到A4，B1到4,进位C4输出S到S4,其他的是U的输入输出,内容与U1相似。为了验证其对的性，重新输入实验数据，再次进行检测。如下图2所示:其中U1的A4AA1为11，4B3B2B1为0001,0为,计算成果S321为00,C4为；U2的A4A3A2A1为11，B3B2为0000,计算成果SS3S2为00，C为1.图 2.5通过以上这两次的检测,对于所设计的八位超迈进位加法器电路图是完全对的的，计算成果是对的的,符合设计规定。第章 编程下载与硬件测试3. 编程下载在设计完程序电路，通过检测没有错误之
11、后，就可以运用COP仿真软件的编程下载功能,将得到1.bit文献下载到CV00实验板的XCV200可编程逻辑芯片中。如果不能对的下载，需要重新连接电路图,然后重新进行检测,懂得可以下载为止。3.2硬件测试及成果分析运用XCV200实验板进行硬件功能测试。八位超迈进位加法器的输入数据通过XCV20实验板的输入开关实现，输出数据通过CV200实验板的LED批示灯实现,其相应关系如表3.所示。 表.CV200实验板信号相应关系 XV20芯片引脚信号XCV20实验板1A（1) 14（U)K0B14（U1) B1B4（2)K1C0(1)K2：0S14(U1) S1S4(U2）A0A7C4（U2)B0 表
12、.中的输入参数作为输入数据,逐个测试输出成果，即用XCV20实验板的开关控制相应的输入数据,同步观测红灯和绿灯的亮灭，如果灯亮,阐明输出1,灯灭则输出0。具体操作成果如下图31。图3硬件测试阐明：A加数输入11111，B加数输入10000,C输入0,相加成果为,即C4为，输出成果为10110，与上图3.1现象相符,成果对的。参照文献1 李景华.可编程程逻辑器件与EA技术.北京：东北大学出版社,2范延滨.微型计算机系统原理、接口与A设计技术M.北京:北京邮电大学出版社，3王爱英.计算机构成与构造(第4版).北京:清华大学出版社，4王冠erilogHDL与数字电路设计M北京：机械工业出版社， 江国强.EAD技术习题与实验M.北京：电子工业出版社,6 杜建国Vrilog HD硬件描述语言M.北京：国防工业出版社，7 王爱英.计算机构成与构造M.北京：清华大学出版社，8唐朔飞计算机构成原理北京:高等教育出版社,附 录八位超迈进位加法器的完整设计图：四位超迈进位加法器的设计电路图:四位超迈进位加法器的内部设计电路图：课程设计总结:在这次的课程设计中，我学到了诸多。第一次用Xilinx oundaton F.，诸多东西都不懂,不断地去请教同窗,同步自己也不断地去尝试,总算是慢慢的懂得了该如何去建工程,如何去定义一种新的芯片以及内部逻辑构造。一种东西只能不断地学习
