数字电路复习题型分析设计

上传人:枫** 文档编号:494155921 上传时间:2023-02-19 格式:DOC 页数:43 大小:6.02MB
返回 下载 相关 举报
数字电路复习题型分析设计_第1页
第1页 / 共43页
数字电路复习题型分析设计_第2页
第2页 / 共43页
数字电路复习题型分析设计_第3页
第3页 / 共43页
数字电路复习题型分析设计_第4页
第4页 / 共43页
数字电路复习题型分析设计_第5页
第5页 / 共43页
点击查看更多>>
资源描述

《数字电路复习题型分析设计》由会员分享,可在线阅读,更多相关《数字电路复习题型分析设计(43页珍藏版)》请在金锄头文库上搜索。

1、数字电路分析设计题练习与复习题分析设计题11、试分析如下面图(a)和图(B)所示逻辑电路,说明分别是什么逻辑功能。2、请用3-8线译码器74LS138和少量门器件实现逻辑函数输 入输 出STAA2 A1 A0 01 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1100 0 00 1 1 1 1 1 1 1100 0 11 0 1 1 1 1 1 1100 1 01 1 0 1 1 1 1 1100 1 11 1 1 0 1 1 1 1101 0 01 1 1 1 0 1 1 1101 0 11 1 1 1 1 0 1 1101 1 01 1 1 1 1 1 0 1101 1 11

2、 1 1 1 1 1 1 074LS138的逻辑功能表 74LS138的示意图 3、试分析下图所示时序逻辑电路,列出状态表,画出状态图和波形图(输入CP和X的波形见下图)。 4、试分析下图所示的电路,画出它的状态图,说明它是几进制计数器?(74160是十进制计数器,异步清零且低电平有效。74160的功能表如下)。74160的功能表 分析设计题1参考答案1、 解:(1) 同或关系 (2)(3分)同或关系 2、 解:(1)假设3-8译码器是输出低电平有效,CBA是代码输入端,则输出可写为(2)由译码器构成的函数F的电路图如下图所示。3、解:图题所示电路属于同步时序逻辑电路,其中Q1Q0是触发器的输

3、出状态,X、Z分别是电路的输入和输出信号。分析过程如下:(1). 写出各逻辑方程:输出方程: 驱动方程: J0=K0=1 J1=K1= 将驱动方程代入JK触发器的特性方程,得:次态方程: (2)列出状态表如下表解1所示。(3)画出状态图及波形图如下图解2所示。 表解1SX01Q1nQ0nQ1n+1Q0n+1ZQ1n+1Q0n+1Z00110101011010100001100110100001 (a) (b) 图解2(4)逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系:该电路一共有4个状态00、01、10、11。当X=0时,按照加1规律从0001101100循环变化,

4、并每当转换为11状态(最大数)时,输出Z=1。当X=1时,按照减1规律从1110010011循环变化。所以该电路是一个可控的四进制计数器,其中Z是进位信号输出端。4、 解:(1)状态图如图解3所示。图解3(2)它是九进制计数器。分析设计题21、试分析下图所示逻辑电路。2、试用8选1数据选择器74151实现下列逻辑函数: ,简单写出过程,并在示意图上连线。74151的功能表和示意图如下: 74151功能表 74151的示意图 3、时序数字电路如下图所示。写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路的逻辑功能。4、分析下图所示时序逻辑电路,74LS161的功能表如下。问:

5、分析输入信号、ET 和EP的功能。画出下图的状态转换图,说明它是几进制计数器(设0000为初始状态)。表 四位二进制计数器74LS161功能表 CPETEPQ3 Q2 Q1 Q000 0 0 0 10D3D2D1D0110保持110保持1111计数 分析设计题2参考答案1.解:(1)根据电路写出逻辑表达式: (2)列出真值表如下表。 ABCL1L20000111100110011010101010110100100010111(3)可见此电路实现了考虑低位进位的一位二进制数的加法功能,这种电路被称为全加器。2、 解:用8选1数据选择器实现逻辑函数的电路如下图所示。 3、 解:(1)驱动方程:

6、(2)状态方程:(3)输出方程:(4)状态转换图略(5)逻辑功能说明:时,二位二进制加法计数器;当时,二位二进制减法计数器。4、 解:(1) 74161是异步清零、同步置数,模16计数器。其中RD是异步清零端,低电平有效,LD是同步预置数控制端,低电平有效,EP和ET是计数使能端计数时EP、ET均应置于高电平。 (2)画出对应的状态图如图所示。 (3)可见它是八进制计数器。分析设计题31、分析下图电路的逻辑功能。要求写出逻辑函数表达式,画出真值表,说明电路的逻辑功能。2、由译码器74138和8选1数据选择器74151组成如下图所示的逻辑电路。X2X1X0及Z2Z1Z0为两个三位二进制数,试分析

7、下图电路的逻辑功能。(74138是3-8线译码器,74151是8选1数据选择器)。3、某工厂有A、B、C三个车间,各需电力10KW,由厂变电所的X,Y两台变压器供电。其中X变压器的功率为13KVA(千伏安),Y变压器的功率为25KVA。为合理供电,需设计一个送电控制电路。控制电路的输出接继电器线圈。送电时线圈通电。不送电时线圈不通电。线圈动作电压12V,线圈电阻300欧。要求画出送电控制逻辑关系真值表,写出并化简逻辑关系表达式,用门电路画出送电控制逻辑图。输入输出 EP ET CP D0 D1 D2 D3Q0 Q1 Q2 Q0 0 0 0 01 0 d0 d1 d2 d3d0 d1 d2 d3

8、1 1 1 1 计 数1 1 0 保 持1 1 0 保 持同步四位二进制加法计数器74161功能表4、试用74161采用反馈复位法构成十二进制计数器。161的功能表和示意图如下。(要求写出分析过程,画出状态转换图并连线)。分析设计题3参考答案1、解:(1)由图写出逻辑表达式 列出真值表 A1 A0F0 F1 F2 F3001 0 0 0010 1 0 0100 0 1 0110 0 0 1确定逻辑功能:由真值表看出A1A0=00时,F0=1,其余为0; A1A0=01时,F1=1,其余为0A1A0=10时,F2=1,其余为0; A1A0=11时,F3=1,其余为0说明有效电平为高电平,且由输出

9、状态便知道输入代码值,此种功能称为译码功能。2、解:(1)在图所示的逻辑电路中,74138是38线二进制译码器,74151是8选1数据选择器。当X2X1X0由000111取8组值时,74138的输出Y0Y7分别输出低电平,同时其它各端为高电平,又知当Z2Z1Z0从000111取8组值时,数据选择器将依次选通D0 D7。由此可见,当X2X1X0与Z2Z1Z0相等时,Y=0,当两者不等时,Y=1。(2)这是一个相同数值比较器。3、解: (1)设A、B、C为输入变量,X、Y为输出逻辑函数。A、B、C工作用1表示,不工作用0表示;送电用1表示,不送电用0表示。则三个车间的工作情况及变压器是否供电,列于

10、右表中。(一个车间工作时,X供电,两个车间工作时,由Y供电,三个车间同时工作时,X、Y同时送电)。列出真值表如右:(2)写逻辑函数表达式并化简、变换 (3)画逻辑图由线圈动作电压12V,线圈电阻300欧算得线圈动作时,流过线圈电流等于40mA,一般的逻辑门不可能带40mA电流。为此,X、Y需经集电极开路非门取反之后驱动线圈,逻辑图如右图示。4、解:(1)、161是异步清零。对于十二进制计数器,当输入十二个计数脉冲后,Q3Q2Q1Q0 =0000,使计数器回到全0状态。而对于四位二进制加法计数器,输入十二个计数脉冲后,Q3Q2Q1Q0 =1100,所以要用74161构成十二进制计数器,当计到Q3

11、Q2Q1Q0=1100,应使计数器Q3Q2Q1Q0=0000。 当计到Q3Q2Q1Q0=1100,计数器Q3Q2Q1Q0=0000。实现了十二进制计数。状态转换图如下左图。(2)反馈反馈复位法构成十二进制计数器的原理图如右下图。分析设计题41、由译码器74138和门电路组成的电路如下图所示,试写出L1、L2的最简表达式。74138译码器的功能表如下。 74138的逻辑功能表2、某实验室用两个灯显示三台设备的故障情况,当一台设备有故障时黄灯亮;当两台设备同时有故障时红灯亮;当三台设备同时有故障时黄、红两灯都亮。用门电路设计该逻辑电路。3、分析下图所示时序逻辑电路。要求列出状态转换表,画出完整的状态转换图,并说明该电路的逻辑功能。假设各触发器

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 医学/心理学 > 基础医学

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号