电气技术基础Ⅱ复习题数字电子

《电气技术基础Ⅱ复习题数字电子》由会员分享，可在线阅读，更多相关《电气技术基础Ⅱ复习题数字电子（11页珍藏版）》请在金锄头文库上搜索。

1、电气技术基础复习题数字电子技术基础部分第1章 数字电路基础知识一、填空题1、在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。2、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 位权 不同。十进制计数各位的 基 是10， 位权 是10的幂。3、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用 乘2取整 法。任意进制数转换为十进制数时，均采用 按位权展开求和 的方法。4、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换的 二进制 数，按照 三位 一组转换成八进制；按 四位 一组转

2、换成十六进制。5、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，基本的逻辑函数是 与逻辑 、 或逻辑 和 非逻辑 。复合逻辑函数是 与非逻辑 、 或非逻辑 、 与或非逻辑 、 异或门逻辑 和 同或门逻辑 。 6、异或门的逻辑关系是：当两个输入变量A、B 相异 时，输出为1； 相同 时，输出为0。输出用Y表示，则异或门输出Y。7、同或门电路的输入信号用A、B表示，输出用Y表示。当两个输入变量相同时，输出为 1 ，不同时，输出为 0 ，它的逻辑表达式可写成YAB()。8、一个逻辑函数除了用波形图表示外，还有四种表示方法，它们是 真值表 、

3、 函数式 、 逻辑图 和 卡诺图 。9、逻辑代数的基本定律有 交换 律、 结合 律、 分配 律、 自等 律、 01 律、 互补 律、 重叠 律、 吸收 律、 还原 律和 反演 律。10、逻辑代数的三个基本规则是 代入 规则、 反演 规则、 对偶 规则。11、逻辑代数的反演规则是指将任意一个函数式中所有的 0、1 互换， 原函数 互换， 反函数 互换，那么，得到的表达式就是F的反函数。12、最简与或表达式是指在表达式中 或项 最少，且 与项 也最少。二、分析计算题用代数法化简下列逻辑函数表达式1、解： 2、解： 3、解：4、解：5、解：6、解：三、简答题1、数字信号和模拟信号的最大区别是什么？数

4、字电路和模拟电路中，哪一种抗干扰能力较强？答：数字信号是离散的，模拟信号是连续的，这是它们的最大区别。它们之中，数字电路的抗干扰能力较强。2、为什么在数字设备中通常采用二进制？答：为了简化数字设备，减小错误概率，提高工作可靠性。因为二进制数只有两个数码，故用两种电路状态就可以表示二进制数。若采用十进制数，因十进制数有10个数码，必须用10种电路状态才能表示，这会使数字设备结构复杂，错误概率增大，工作可靠性变差。第2章 逻辑门电路 一、填空题1、三极管在数字电路中是作为开关使用的，它主要工作在截止与饱和两种状态，三极管截止状态的条件是： 三极管的发射结和集电结均处于反偏状态 。三极管饱和状态的条

5、件是： 三极管的发射结和集电结均处于正偏状态 。2、TTL与非门的电路结构由三部分组成，它们是 输入级 、 中间放大级 和 输出级 。3、两个或多个 OC 门的输出端 直接相连 ，相当于将这些输出信号相与，称为 线与 。4、只有OC门可以实现输出端 线与 连接。普通TTL门输出端不能并联，否则可能损坏器件。5、OC门可以实现 输出端线与连接 ；可以驱动 显示器和继电器等 ；可以实现 电平转换 。6、CMOS反相器是由 NMOS 管和 PMOS 管组成的 互补 电路。7、三态门又称TSL门，其输出有 高电平态 、 低电平态 和 高阻态 三种状态。8、TTL门电路的关门电阻ROFF 0.9k ，开

6、门电阻RON 2.5k 。当接在TTL门电路输入端电阻RiRON时，其逻辑状态相当于 1 ；当RiROFF时，其逻辑状态相当于 0 ，如果ROFFRiRON ，则TTL门电路将处于不正常状态，既不是 1 也不是 0 ，这种情况是不允许的。9、MOS门电路的输入阻抗极高，静态情况下栅极一般不会有电流，当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到VDD时，其逻辑状态相当于 1 ；当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到地时，其逻辑状态相当于 0 ；当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到某逻辑电平点A时，其逻辑状态相当于 A点的逻辑电平 。10、具有“相异出1

7、，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。11、数字集成门电路按 开关 元件的不同可分为TTL和CMOS两大类。其中TTL集成电路是 双极 型，CMOS集成电路是 单极 型。集成电路芯片中74LS系列芯片属于 双极 型集成电路，CC40系列芯片属于 单极 型集成电路。12、功能为“有0出1、全1出0”的门电路是 或非 门；具有“ 有1出1，全0出0 ”功能的门电路是或门；实际中集成的 与非 门应用的最为普遍。13、TTL门输入端口为 “与” 逻辑关系时，多余的输入端可 悬空 处理；TTL门输入端口为 “或” 逻辑关系时，多余的输入端应接 低 电平；CMOS门输入端口为“与”逻辑

8、关系时，多余的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的输入端不允许 悬空 。二、分析计算题1、在图21（a）（c）中，若均为CMOS门电路试写出各个输出信号的逻辑表达式。图21解：2、在图21（a）（c）中，若均为TTL门电路试写出各个输出信号的逻辑表达式。解：对于（a），Ri10kRON，输入端相当于接“1”，对于（b），Ri10kRON，输入端相当于接“1”，对于（c），Ri100ROFF，输入端相当于接“0”，三、简答题1、简述TTL 集成逻辑门的使用要点。答： 电源电压用 + 5 V，74 系列应满足 5 V5% 。 输出端的连接：

9、普通TTL门输出端不允许直接并联使用；三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态；集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL；输出端不允许直接接电源VCC或直接接地；输出电流应小于产品手册上规定的最大值。2、简述集成门电路多余输入端的处理。答：集成门电路多余输入端在实际使用时一般不悬空，主要是防止干扰信号串入，造成逻辑错误。对于MOS门电路输入端是绝对不能悬空的。这是因为MOS管的输入阻抗很高，在外界静电干扰时，会在悬空的输入端积累高电压，造成栅极击穿。多余输入端的处理如下： 对于与门、与非门，多余输入端应接高电平，可以直接

10、接电源的正端，或通过一个数千欧的电阻接电源的正端；在前级驱动能力允许时，可以与有用输入端并联；TTL电路输入端悬空时相当于输入高电平，对于TTL门电路，在外界干扰很小时，与门、与非门的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。 对于或门、或非门，多余输入端应接低电平，可以直接接地，也可以与有用输入端并联。 对于与或非门中不使用的与门至少有一个输入端接地。第3章 组合逻辑电路 一、填空题1、 用n位二进制代码对N2n个信号进行编码的电路 叫做二进制编码器。2、二十进制编码器是指 将09十个数字编成二进制代码的电路 。3、优先编码器就是允许两个或两个以上信号同时要求编码的编码器。

11、优先编码器只对 优先级别最高的输入信号编码 ，故逻辑功能不会混乱。4、译码是编码的逆过程，它是 将输入的代码译成对应的输出高、低电平信号 。能实现译码功能的数字电路称为译码器。74LS138是一种典型的 3线8线 集成二进制译码器。74LS42是集成 二十进制译码器 。5、数据选择器是 从多路数据输入中选择与地址信号对应的一路传送到输出端 。74LS151是一种典型的 8选1 的集成数据选择器。6、数据分配器是 将一路输入数据分配到地址信号对应的多路输出的某一个输出端 。7、全加器是指能实现两个加数和 低位来的进位信号 三数相加的算术运算逻辑电路。8、比较两个多位二进制数大小是否相等的逻辑电路

12、，称为 数值比较器 。 二、分析设计题1、组合电路如图31所示，分析该电路的逻辑功能。图31 表31 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110解： 由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P 化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与或式或最小项表达式。 由表达式列出真值表，见表31。经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表。 分析逻辑功能 由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电

13、路”。2、设计一个电路，用以判别一位8421码是否大于5。大于5时，电路输出1，否则输出0。用与非门实现。解 第一步：根据题意列真值表假设输入的8421码用四个变量A、B、C、D表示，输出用Y表示，可得到表32所示的真值表。当输入A、B、C、D代表的8421码的值在05之间，输出Y为0；输入的值为69时，Y为1。因为输入A、B、C、D表示8421码，所以A、B、C、D的取值在10101111是不可能出现的，这在逻辑设计中称作“约束条件”。既然这些输入组合不会出现，也就不必关心其对应的输出值是0还是1，在真值表或卡诺图中称作“任意项”或“无关项”，用d或表示。在逻辑设计中还有一种情况：某些输入组合可以出现，然而输出是任意的，可以为0也可以为1，显然，也可以作为任意项处理。表32 真值表A B C DY 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0