《基于FPGA的出租车计价器的设计.doc》由会员分享，可在线阅读，更多相关《基于FPGA的出租车计价器的设计.doc（42页珍藏版）》请在金锄头文库上搜索。
1、 摘 要 本文介绍了一种基于FPGA 芯片上实现出租车计价器功能的设计方法，主要阐述如何使用新兴的EDA 器件取代传统的电子设计方法，不仅实现了出租车计价器所需的一些基本功能，同时考虑到出租车行业的一些特殊性，更注重了把一些新的思路加入到设计中。本设计主要借助了FPGA 芯片，使用Verilog HDL语言灵活编程来实现多方面的计费，这样不仅使其不拘泥于硬件，具有更强的移植性，而且增强了实用价值，更加利于产品升级.本设计参考抚州的出租车计费标准，利用Verilog HDL语言设计出租车计价器，主要具有行驶路程（包括白天，夜间路程）动态显示计费，等待累计时间计费及最后的总费用动态显示功能，突出了
2、其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定的芯片后，可应用于实际的出租车计费系统中。关键词：出租车计价器； Verilog HDL语言； FPGA； Quartus II； EDA东华理工大学毕业设计（论文） 目录 ABSTRACTThis article presents a method of how to use FPGA to design a taxi meter, and how to replace traditional electrical design with burgeoning EDA parts. Besides the basi
3、c functions of taxi count meter, some new ideas are added concerning about the particularity of this calling. This design has mainly drawn support from the FPGA chip, uses Verilog the HDL language nimble programming to realize various cost, which not only causes it not to rigidly adhere to the hardw
4、are with a stronger portability, but also strengthens the use value, even more favors the product promotion.This design acts according to Fuzhous rental car cost standard to design rental car fare register with Verilog the HDL language,which includes the travel distance (including daytime, night dis
5、tance) ,the waited for the accumulation time cost and the final all-in cost dynamic demonstration function, it, as the hardware description language, has highlighted the advantages of good readability, the probability, and easy to understand and so on. This procedure may apply in the actual rental c
6、ar cost system through downloads into the specific chip.Key words：Taxi meter； Verilog HDL language； FPGA； Quartus II； EDA天津职业技术师范大学（论文） 目录 目 录 绪 论11概 述21.1 FPGA 介绍21.1.1 FPGA 发展状况21.1.2 FPGA 的结构与原理21.2 Verilog HDL 硬件描述语言32出租车计费系统设计说明52.1 出租车计费方案52.2 设计思路52.3 总体框架设计73出租车计费功能实现原理说明83.1 霍尔传感器原理83.1.1 霍
7、尔传感器的工作原理83.1.2 霍尔传感器的工作过程93.1.3 里程输入信号93.2 主要功能模块FPGA程序设计93.2.1 计时判断白天深夜模块93.2.2 车速计算及判断高低速模块113.2.3 等待时间计费模块153.2.4 百米判断分频模块173.2.5 白天深夜计费控制模块193.2.6 总里程计费控制模块213.2.7 统计总费用模块233.2.8 超速报警和低速指示部分模块244调试分析254.1 综合生成的原理图254.2 调试心得27结 论27致 谢28参考文献29附录30天津职业技术师范大学（论文） 绪论 绪 论随着当今社会的迅猛发展，人们的生活水平的日愈提高，方便、效
8、率成了大多数人追求的生活方式，但在人口多达14亿的中国来说，大量私家车的使用严重影响交通运行，并不能达到人们的目标，而统一管理使用的出租车凭着其方便快捷的优势使其越来越受欢迎。现今，在每个城市都可以随处看到往返的出租车，即使是一个小小的城镇上。当然，由于妥善的地方统一管理，其安全系数也是同类交通工具的佼佼者，这也是深得人们认可的。因此，满足人们需要的出租车行业的快速发展是一个必然的趋势，而且全国最近几年发展的出租车公司数量之大证明出租车计价器的市场是庞大的。由于受到油价影响各大城市都推出了运价油价联动机制，所以出租车计价器计价标准的灵活设定成为未来计价器不可缺少的一部分。 随着电子技术的发展，
9、特别是集成电路技术的发展，使电子电路逐步告别分立元件时代，向小型化、集成化方向发展，要开发拥有自主知识产权的硬件电路，就必须进行ASIC(Application Special Integrated Circuit 专用集成电路)、SOPC(System on Programmable Chip单片可编程系统)的设计，因此就必须掌握现代EDA（Electronic Design Automation电子设计自动化）技术。目前， 电子系统正向集成化、大规模和高速度的方向发展，以硬件描述语言HDL（Hardware Description Language）和逻辑综合为基础的自顶向下的电路设计方法
10、在业界得到迅猛发展，Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行数字逻辑系统的仿真验证、时序分析、逻辑综合，它是目前应用最广泛的一种硬件描述语言。另一种是VHDL，现在这两种都已成为IEEE标准，两者各有特点。但VerilogHDL拥有更悠久的历史、拥有更广泛的设计群体、资源也远比VHDL丰富，且非常容易学习掌握，作为学习HDL设计方法的入门和基础，是一种值得大力推广的硬件描述语言。本文采用Verilog HDL语言来设计实现出租车模拟计价器，开发软件采用Altera公司的Quartus(美国Altera公司研制的一种FPGA软件开发系统)， Qua
11、rtus具有功能强大、易学易用、开放等特点，源程序经Quartus软件调试优化，下载到EP2C35F672C6N芯片中，可应用于实际的出租车计费系统中。使用软件Quartus和超高速硬件描述语言Verilog HDL来实现出租车的模拟计费，包括速度计算及高低速判断、等待时间累加计费、百米判断计费、24小时计时以判断白天深夜、白天深夜不同计价标准自动计费、统计总费用、超速报警等功能。 1天津职业技术师范大学（论文） 概述 1 概 述1.1 FPGA 介绍1.1.1 FPGA 发展状况FPGA 是现场可编程门阵列（Field Programable Gate Array)的简称，FPGA 是电子设
12、计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70 年代单片机的发明和使用。Actel 公司于2005 年1 月24 日在美国加利福尼亚总部发布了它的ProASIC3 和ProASIC3E 系列的FPGA。这是该公司第三代的基于Flash 的可编程逻辑方案。这些新的ProASIC3 最低价将达到1.5 美元，代表了全球最低成本的FPGA，并且相对于基于SRAM的FPGA 来说具有保密的优势。基于Flash 的FPGA 可以提供加密、低功耗、上电工作、可重复编程的方案。而最近Lattice 公司发布了其新一代90nm 高性能FPGA：LatticeSC 系列。 该系列FPGA 采用日本
13、富士通CS100A 90nm 工艺制造，集成了3.4Gbps 高速SERDES 模块，多种形式的嵌入式RAM，以及嵌入式定制ASIC 模块。逻辑容量从容量从1 万5 千到11 万5 千个LUTs。 该系列将成为Lattice 公司目前性能最高的FPGA 主攻高速系统应用领域。从这些都可以看出可编程器件已成为现在及未来很长一段时间的主流，用它来实现出租车计费系统可以省去很多外围电路，稳定，简单有效，可以设计出很多复杂强大的功能，提高产品竞争力。1.1.2 FPGA 的结构与原理目前生产FPGA 的公司主要有Xilinx、Altera、Actel、Lattice、QuickLogic 等，生产的F
14、PGA 品种和型号繁多。尽管这些FPGA 的具体结构和性能指标各有特色，但它们都有一个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块，从而实现不同的设计。典型的FPGA 通常包含三类基本资源：可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路。用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功能。不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在较大的差异。除了上述构成FPGA 基本结构的三种资源以外，随着工艺的进步和应用系统需求的发展，一般在FPGA 中还可能包含以下可选资源：存储器资源（块RAM、分布式RAM
