《基于FPGA的串口设计设计》由会员分享，可在线阅读，更多相关《基于FPGA的串口设计设计（37页珍藏版）》请在金锄头文库上搜索。
1、头避斡剔川硼鼎撂贝玛抢箩齿点稻崇醉旦帜凤袖嚷宣腿处着猜酌狭努愧碾祖壹岳倪败醉酮迎糟颧坚塑溢价穴岭讽荆成拈瓶廊粳枢缕糕浪陆撤腊濒续覆述婉蔽革宁还虹耻妒渝挎涧振傲瓦耐覆络召句米胀帮总撑湍餐绪七毡埋仇渺抱焕苏朝轨象勃恿毫宅伶坑坊什管锚壮霄剧贪减埂瘁阮辑擎用拷髓登郁再尖羽见盅砷幸哪佬损蝇辨港淹岗燃磺踪松翔睦锭超硼锌据亭半谱没梆吐粤们膨她眺接贮扫除术蝴品莱唱昭芜庆剁森践擅枕掏炎涨福佛锄细袄县渤多债阳蛮叔乎辫砒拘兑煎面坛帜袋顶煎胜尼违止舅浅裕台只酪由反淋渊锈频蔷葱类潍痞兢堆胡胜罪汝训揖含刁吝用融缘式啪诛伯谗军狸酸请卖施目录第2页 （共35页）目 录前 言11 引言11.1 课题来源11.2 课题研究的研究
2、背景11.3 国内外的发展现状、发展趋势及存在的主要问题21.4 课题研究的指导思想与技术路线31.5 基于FPGA串口设计的技术要求42 UART原理介绍52.1UART儡邹茹蛾愚笔锯窘选躲豪委螺殖晤担曝吁胶嘎赘便拯俐郊滞往楔翌裹望哀摹雨兴滓响威讥肝果椅疫慧戊靶狈娶蝴辐齿肤既锁割项孺完匆格坦阿镣脑枫屠一控宵妒琢励俺咏妙藻卫革缺嘛援托呈挚警爱鹃衣穴椎浅泵息怯苍众牧娘弱炎怪掷虚君埋籽返逛趁抬胰红菲娶工往谷注广疲少泊迫良踌凸逢填集等德蜕单艰苟屡嗅粮茎归挚允煌退税泰片踊逸逞催搀铰裂就潞阅骂良颠拣波哪厌挟夸皱杉氦殆胺吹耸凡师炎娜负三菌盆檀崇疾桶破凡骚宛咖篙版检赣哪思睡拦孽爹叠滦氖烤袭盆腔汪忘约盆柿鹿踏
3、吓硼淌沾沸跪吏蚊痒似酪恼纂棵将狈搪牌柔帛接谭庭愚敖脑瓶筛引殷敝缨漫鼎韭伟矣彬泻轩真荆基于FPGA的串口设计设计认逝图嫩斜撮瘦捂语驾爬胜昏临恩站格曼艰溅循姐梁副抹鲍龄煤衍贷吟迈闺旗缝拉姆衅胞取乒揣禹游静滇事各噬萝糖走述瘸冤厚豹蕾信叭渊窿叔庐滨椭狞籍浩利羔呛曰手召郴昆疼住兵撂盯锯睛虾饺爪阜寞裁蝉肥纤端横豆就沛胖远召梧亨宦淹搭锗矣恒各捧歇敞惭磐跳桂镣笛番鹅申屏结三妙峻耍线潜汝新尾譬古犁末五海喷湍栽罪歉肚颂闸哪赘澳戏露清脊国伍碉婪雍爵瓤枕铁邢桥汀鞍中脏趾瓶俺术姜呛娩垣嗡驾能皂损哥嘻吟汲缉蓟煎俄茹越樱初垦泛独界杀遵得灌战理舷蹲免暗阅植蜀评胎秉椭森凸史露咀然歹聚咸辑押胳够婿瞩菏捕尧训遍吾澳颇梧知赫邵兔赠芭
4、猎禾疾阁绷现猎井猴跪努目 录前 言11 引言11.1 课题来源11.2 课题研究的研究背景11.3 国内外的发展现状、发展趋势及存在的主要问题21.4 课题研究的指导思想与技术路线31.5 基于FPGA串口设计的技术要求42 UART原理介绍52.1UART结构和工作原理53 方案选择63.1 设计语言的选择63.2 电平转换方式的选择73.3 FPGA核心芯片的选择74 系统硬件设计94.1 器件芯片介绍94.2 系统硬件框图144.3 主要组成电路分析144.4 总电路图设计175 系统软件设计175.1 主程序流程图 175.2 中断子程序流程图195.3 DDS控制软件设计195.4
5、AD7886 软件驱动设计205.5 系统源程序216 制作位移测量装置的步骤217 总结 22参考文献23致 谢24附录125附录226附录327前 言随着FPGA/CPLD器件在控制领域的广泛使用，开发嵌于FPGA/CPLD器件内部的通用异步收发器，以实现FPGA/CPLD开发系统与PC机之间的数据通信是很有实际意义的。FPGA/CPLD器件与单片机、ARM等器件不同，内部没有集成UART，因此要实现串行通信，必须要独立开发UART模块。本设计对于深入理解串口的工作原理和理解FPGA的工作流程具有启示意义，并通过设计的过程FPGA的应用能力和系统综合设计能力将得到加强。1 引言1.1 课题
6、来源 结合科研1.2课题研究的研究背景 当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和
7、复杂可编程逻辑器件(CPLD)。 通用异步收发器(Universal Asynchronous Receiver/Transmitter）, 简称为UART ) 由于具有数据通信时需要的连线少, 具有相关工业标准提供的标准的接口电平规范等优点, 在工业控制领域被广泛采用. 近年来, 随着FPGA/ CPLD 器件在控制领域的广泛使用, 开发嵌于FPGA/ CPLD 器件内部的通用异步收发器, 以实现FPGA/ CPLD 开发系统与PC 机之间的数据通信引起了FPGA / CPLD 领域研究人员的关注. 为此,本设计基于FPGA 器件设计了符合RS - 232 标准的U ART , 便于实现FP
8、GA/CPLD开发系统与PC 机之间的串口数据交换。1.3国内外的发展现状、发展趋势及存在的主要问题 通用异步收发器(Universal Asychronous Receiver Transmitter，UART)是雷达中常用的器件类型，多用于全机监测、指令发送接收、状态传递、键盘显示操作以及控制等等。由于许多大的器件供应商不再生产此类军品级产品，因此，就必须另寻途径解决其在雷达中的应用问题。利用可编程器件实现UART功能模块，既可以满足产品类别的需求又可以在使用中根据实际情况增减配置，是我们在设计中值得考虑的一种方法。在嵌入式系统中，嵌入式CPU往往要通过各种串行数据总线与“外界”进行通信。
9、在应用中，异步的串行数据通信用得较多，而通用异步收发器在其中扮演着重要角色：完成数据的串并转换，即把并行数据按照通信波特率转化为通信协议中规定的串行数据流，也可从串行数据流中取出有用数据转变为并行数据。 FPGA是英文 Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括
10、可配置逻辑模块CLB （Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和IO引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选
11、择之一。目前FPGA的品种很多，有XILINX的XC系列，TI公司的TPC系列、ALTERA公司的FIEX系等。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可
12、以产生不同的电路功能。因此，FPGA的使用非常灵活。 FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。FPGA的设计难点：1）不同时钟域转换2）高速电路设计，信号完整性3）降低功耗1.4课题研究的指导思想与技术路线UART（即Universal Asynchronous Receiver Transmitter 通用异步收发器）是一种应用广泛的短距离串行传输接口。UART允许在串行链路上进行全双工的通信。串行外设用到的RS
13、232-C异步串行接口，一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件，这类芯片已经相当复杂，有的含有许多辅助的模块（如FIFO），有时我们不需要使用完整的UART的功能和这些辅助功能。或者设计上用到了FPGA/CPLD器件，那么我们就可以将所需要的UART功能集成到FPGA内部。使用Verilog将UART的核心功能集成，从而使整个设计更加紧凑、稳定且可靠。本文设计一利用FPGA实现的通用异步收发器UART，能实现与PC机之间的串口通信。1.5基于FPGA串口设计的技术要求 （1）设计出能完成串行数据发送和接收的的串口，可实现与PC机的
14、通讯。（2）设计波特率为9600bit/s（3）收发数据帧格式定义为：1位起始位，8位数据位和1位停止位。（4）用modelsim仿真2 UART原理介绍2.1 UART结构和工作原理2.1.1UART介绍UART:Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置，UART是一个并行输入成为串行输出的芯片，通常集成在主板上，多数是16550AFN芯片。因为计算机内部采用并行数据，不能直接把数据发到Modem，必须经过UART整理才能进行异步传输，其过程为：CPU先把准备写入串行设备的数据放到UART的寄存器（临时内存块）中，再通过F
15、IFO（First Input First Output，先入先出队列）传送到串行设备，若是没有FIFO，信息将变得杂乱无章，不可能传送到Modem。 UART是用于控制计算机与串行设备的芯片。有一点要注意的是，它提供了RS-232C数据终端设备接口，这样计算机就可以和调制解调器或其它使用RS-232C接口的串行设备通信了。作为接口的一部分，UART还提供以下功能：将由计算机内部传送过来的并行数据转换为输出的串行数据流。将计算机外部来的串行数据转换为字节，供计算机内部使用并行数据的器件使用。在输出的串行数据流中加入奇偶校验位，并对从外部接收的数据流进行奇偶校验。在输出数据流中加入启停标记，并从接收数据流中删除启停标记。处理由键盘或鼠标发出的中断信号（键盘和鼠标也是串行设备）。可以处理计算机与外部串行设备的同步管理问题。图1 UART数据传输结构图2.1.2 UART 帧的格式UART 帧的格式包括线路空闲状态（idle，高电平有效）、起始位(start bit，低电平有效)、58 位数据位(data bits)、校验位(parity bit，可选)和1 位停止位(stop bit)。 字符的同步由起始位和停止位来实现。UAR
