《FPGA集成电路动态老化》由会员分享，可在线阅读，更多相关《FPGA集成电路动态老化（6页珍藏版）》请在金锄头文库上搜索。
1、1引言FPGA是现场可编程门阵列(Field ProgrammingGate Array)的缩写，用户可以编写程序对FPGA内部 的逻辑模块和I/O模块重新配置，以实现芯片的逻辑功能。近年来，FPGA芯片以其大规模、高集成度、高 可靠性、投资少、保密性好、开发方便、使用灵活、可在线编程等优点得到了广泛的应用。随着FPGA电 路在军工和航空航天领域的应用，其高可靠性尤为重要，为了提高电路的可靠性，最好的方法是对电路进 行筛选，其中老化试验就是筛选过程中最为重要的环节之一。考虑到FPGA电路的工作模式比较复杂，外部需要存储器或者FLASH对其进行配置，FPGA才能动态工 作，因此国内一般的FPGA
2、老化技术都采用了静态老化试验方法。这种静态老化试验方法存在着一定的缺 陷，电路在老化过程中并没有受到真正的应力，因此并不能真正剔除掉早期失效的产品，其可靠性得不到 保证。对FPGA电路动态老化的研究，提高老化试验条件的严酷度，即可保证电路的高可靠性要求。2动态老化试验集成电路的动态老化理论上要求电路在其最高温度工作条件下完全模拟实际工作状态，电路内部的逻 辑单元都有机会得到翻转，对于一般数字集成电路都需要外部提供功能测试码来驱动电路工作。对于FPGA电路的动态老化试验来说，功能测试码是存储在外部存储器中的配置程序，将程序配置到 FPGA电路内部，使内部的门阵列全部工作起来，实现高覆盖率的逻辑节
3、点的翻转，让其按照规定的功能工 作。因此本研究工作的关键在如何进行FPGA电路的程序配置。3 FPGA设计流程完整的FPGA设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。 FPGA配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA的内部存储器中，实 现特定逻辑功能的过程。由于FPGA电路的内部存储器都是基于RAM工艺的，所以当FPGA电路电源掉电后， 内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA位流数据存于外部存储器中， 每次上电自动进行FPGA电路配置加载。4 FPGA配置原理以Xilinx公司的Qpro Vi
4、rtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择： MasterSerial Mode，Slave Serial Mode，Master selectMAPMode， Slave selectMAP Mode。配置是通过 芯片上的一组专/复用引脚信号完成的，主要配置功能信号如下：(1) M0、M1、M2：下载配置模式选择；(2) CLK：配置时钟信号；(3) DONE:显示配置状态、控制器件启动；(4) PROG_B :初始化引出端；(5) INT_B:配置延迟控制，配置错误显示;(6) DOUT:菊花链中的配置数据输出。(7) DIN :串行数据输入;FPG
5、A电路在选定模式下的配置过程包括四个主要阶段:(1) 清除FPGA电路内部配置存储器；(2) 初始化FPGA电路配置逻辑功能；(3) 加载FPGA电路配置数据流；(4) FPGA电路配置完成，启动电路就绪序列。主串模式电路连接图见图1。PROMDATADOUTRESET/OEro Vinex i-Rel 主串模式PROG_B IDONE INTTB图1 FPGA配置主串模式连接图系统或芯片上电后，信号引脚PROG_B被拉低，FPGA的配置RAM存储器清空；同样，PROG_B上的逻辑低 电平将会复位配置逻辑，并使FPGA保持在清空配置存储器状态。只要PROG_B引脚保持低电平，则FPGA将 继续
6、清空它的配置RAM存储器，并使INIT_B信号保持为低电平以表明配置在被清空。当PROG_B被释放时，FPGA将继续使INIT_B保持低电平，直到完成清空所有的配置存储器。FPGA在 INIT_B信号的上升沿检测其模式引脚M0、M1、M2。INIT_B信号变为高电平后，配置就可以开始了，不需要额外的暂停或等待周期。但是，配置过程不必 在INIT_B变化之后就立即开始。配置逻辑只有当位流的同步字被载入时才开始处理数据。当上电清除配 置RAM存储器后，INIT_B信号引脚变高电平，可以开始载入配置数据：标准的位流首先是引入空闲字 FFFFFFFFh，其次是同步字AA995566h，然后是一些配置控
7、制信息，紧跟其后的才是真正的位流数据帧和相 关的CRC;位流的最后是CRC校验和启动芯片进入工作态。FPGA电路配置流程图如图2所示。图2 FPGA电路配置流程图QI寸lIIQI寸I5 FPGA动态老化板的设计根据以上讨论的配置原理，我们设计了 XQV100型FPGA电路动态老化板，如图3所示。配置模式采用 主串方式(Master Serial Mode)，这种配置模式有利于简化PCB的设计，并且主串模式的配置时钟源于FPGA 内部，不需要外部另外再提供。为了使FPGA电路工作在主串模式，电路的M1、M2、M3引脚都应接地。同 时，该模式下的外部配置存储器需要选用串行数据传输的存储器，在这里我
8、们选用Xilinx公司的xcf02s存 储器，内部存储容量最大可达2 Mbit。FPGA电路动态老化板采用400mmX400mm的双层PCB板，在设计老化板时采用去耦及高、低频RC滤波， 对直流电源和信号源采取限流措施。每块老化板上设计4个老化工位，为了便于在线调试电路，每个工位 由一个XCF02S、一个JTAG接口、一个XQV100组成。FPGA芯片动态配置的逻辑程序放置于xcf02s Flash 存储器中。FPGA动态老化的配置程序采用VHDL语言编写，采用ISE(V9.1)工具进行综合，利用 ModelSim(V6.0)进行功能模拟，其具体功能是把全部输入、输出管脚分五组，每组都实现32
9、分频功能， 每组由外部提供一个1MHz的方波信号作为输入。计算机通过Xilinx专用的JATG下载线将编译过的配置 程序下载到xcf02s电路中。当FPGA电路上电时，xcf02s中的配置程序自动按照串行的方式下载到FPGA的 内部RAM存储器中，FPGA按照程序的功能运行。每个电路选择一个输出端口，输出频率在1Hz左右，在 外部连接一个LED灯作为输出监控，在老化的过程中可通过该灯观察电路是否正常工作。图3 FPGA电路动态老化板原理图6结果与分析我们以XQV100型FPGA电路为例，进行动态老化和静态老化对比试验，试验条件选择温度为125C， 时间160h。随机抽样60只常温测试合格电路，
10、各取30只分别按照动态老化试验方法和静态老化试验方 法进行老化。在动态老化通电时，确保每只电路都有输出；静态老化试验时，确保电源电压输入正确。每 1h记录一次，确认是否有老化异常情况。电路在经过26h后，其中有1只(6#)电路LED不闪烁，初步怀疑已经失效，但并没有立即取出，和其 他电路一样经过160h老化，经过126h后21#电路的LED不闪烁，同样继续陪试。在老化试验结束后96h 内完成了所有电路的常温电测试，发现6#和21#电路功能失效，其余电路都合格，具体情况详见表1。表1动态老化和静态老化比对试验结果老化方式动态老化静态老化数量30只30只抽样编号】心园3l#-60#试验条件125
11、V, 160h试验后电性能 删试结果2只功能失效0只失效动态老化试验方法和静态老化试验方法相比，动态老化试验在通过外围配置电路的程序驱动，使电路 的内部功能模块一直处于高速的工作状态，相反静态老化时虽然有电压加载，但没有配置程序驱动电路工 作，内部模块并一直处于空闲状态，因此FPGA电路在动态老化时，所受到的应力条件更加严酷，更容易 暴露电路本身潜在的缺陷，从而提高了电路本身的可靠性。7结束语目前，国内进行FPGA电路的老化大部分还是采用静态老化试验方法。特点是电路老化时不工作，内 部门阵列不翻转，老化过程中无法判断电路是否有异常。FPGA电路动态老化试验方法的实现解决了这些问 题，增加了输出
12、监测点，保证了电路老化过程无异常，从而提高了电路的可靠性。本文通过对FPGA电路加载配置过程的流程和原理进行研讨，设计了 FPGA电路动态老化的试验方法， 并在工程实践中得到了成功的实现和运用。虽然这里设计的电路和配置过程针对Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路，但是对 其他系列和其他公司FPGA的动态配置也有参考作用。本方法虽然实现了动态老化的目的，但还是存在着 缺陷：现有FPGA电路的内部门数已经超过了 100万门，一般的配置程序只能占用FPGA电路的部分内部资 源，并且用到的D触发器多了，则移位寄存器就少，通常是顾此失彼，因此要做到100%的动态老化试验还 存在着一定的困难。
