《计算机组成原理复习资料》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料（9页珍藏版）》请在金锄头文库上搜索。
1、1下列选项中，能缩短程序执行时间的措施是：I 提高CPU时钟频率II 优化数据通路结构III.对程序进行编译优化A. 仅 I 和 IIB.仅 I 和IIIC.仅 II和IIID. I、II 和IIID2假定有4个整数用8位补码分别表示为rl=FEH, r2=F2H, r3=90H, r4=F8H。若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是A. r1xr2B. r2xr3C. r1xr4D. r2xr43假定变量i、f和d的数据类型分别为int、float和double（int用补码表示,float和double 分别用IEEE754单精度和双精度浮点数格式表示），已知i=7
2、85, f=1.5678e3, d=1.5e100。 若在32位机器中执行下列关系表达式，则结果为“真”的是I .i= (int)(float) IIII.f= (float)(double) fA. 仅I和IIB.仅I和IIIII. f= (float)(int) fW. (d+f) -d=fC.仅II和IIID.仅III和WB4假定用若干个2Kx4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是A. 0000HB.0600HC.0700HD.0800HD5下列有关RAM和ROM的叙述中，正确的是I.RAM是易失性存储器，ROM是非易失性存储器II .RAM和ROM都
3、采用随机存取方式进行信息访问III.RAM和ROM都可用作CacheW.RAM和ROM都需要进行刷新A.仅I和IIB.仅II和IIIC.仅I、II和WD.仅 II、III 和WA6下列命中组合情况中，一次访存过程中不可能发生的是A. TLB未命中，Cache未命中，Page未命中B. TLB未命中，Cache命中，Page命中C. TLB命中，Cache未命中，Page命中D. TLB命中，Cache命中，Page未命中7下列寄存器中，汇编语言程序员可见的是A.存储器地址寄存器（MAR）B.程序计数器（PC）C.存储器数据寄存器（MDR）D.指令寄存器（IR）B8下列选项中，不会引起指令流水线
4、阻塞的是A.数据旁路（转发）B.数据相关C.条件转移D.资源冲突A9下列选项中的英文缩写均为总线标准的是A. PCI、CRT、USB、EISAB. ISA、CPI、VESA、EISAC. ISA、SCSI、RAM、MIPSD. ISA、EISA、PCI、PCI-ExpressD10单级中断系统中，中断服务程序内的执行顺序是I 保护现场II.开中断III.关中断W.保存断点V.中断事件处理恢复现场WI.中断返回A.IV切II fB.IIIIVC.IIIWVD.WIV切fA11. 假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600x1200, 颜色深度为24位，帧频为85Hz
5、,显存总带宽的50%用来刷新屏幕，则需要的显存总带 宽至少约为A.245MbpsB.979MbpsC.1958Mbps D.7834MbpsD12. 下列选项中，描述浮点数操作速度指标的是A. MIPSB. CPIC. IPCD. MFLOPSD13. float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变 量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是A. C104 OOOOH B. C242 OOOOH C. C184 OOOOH D. C1C2 OOOOHA14. 下列各类存储器中，不采用随机存取方式的是A. EPROM B. C
6、DROM C. DRAM D. SRAMB15. 某计算机存储器按字节编址主存地址空间大小为64MB现用4MX8位的RAM 芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A. 22位B. 23位C. 25位D. 26位D16. 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列 寻址方式中，不属于偏移寻址方式的是A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址A17. 某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标 志SF和溢出标 志OF，条件转移指令bgt （无符号整数比较大于时转移）的转移 条件是KCFOF= I B.SF +
7、ZF = 1 C. CE + ZF = 1 D. CF + SF = 1C18. 下列给出的指令系统特点中，有利于实现指令流水线的是I.指令格式规整且长度一致 II.指令和数据按边界对齐存放III.只有Load/Store指令才能对操作数进行存储访问A.仅I、II B.仅 II、III C.仅I、III D.I、II、IIID19. 假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列 有关指令执行的叙述中，错误的是A. 每个指令周期中CPU都至少访问内存一次B. 每个指令周期一定大于或等于一个CPU时钟周期C. 空操作指令的指令周期中任何寄存器的内容都不会被改变D. 当前程
8、序在每条指令执行结束时都可能被外部中断打断20. 在系统总线的数据线上，不可能传输的是A.指令 B.操作数C.握手（应答）信号D.中断类型号C。握手（应答）信号在通信总线上传输。21. 某计算机有五级中断L4L0,中断屏蔽字为M4M3M2M1M0, Mi=l （0Wi W4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4-L0 -L2-L1-L3，则L1的中断处理程序中设置的中断屏蔽字是A. 11110 B. 01101 C. 00011 D. 01010D。高等级置0表示可被中断，比该等级低的置1表示不可被中断。22. 某计算机处理器主频为50MHz，采用定时查询方式控制设备
9、A的I/O,查 询程序运行一次 所用的时钟周期数至少为500。在设备A工作期间，为保证数 据不丢失，每秒需对其查询 至少200次，则CPU用于设备A的I/O的时间占整 个CPU时间的百分比至少是A. 0.02% B. 0.05% C. 0.20% D. 0.50%C。每秒200次查询，每次500个周期，则每秒最少200X500= 10 0000个周期, 100000 F50M=0.20%。23. 假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU 时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准 程序A所耗费的时间是A. 55 秒B. 60 秒C. 6
10、5 秒D. 70 秒D24. 假定编译器规定int和short类型长度占32位和16位，执行下列C语 言语句unsigned short x = 65530;unsigned int y = x;得到y的机器数为A. 0000 7FFA B. 0000 FFFA C. FFFF 7FFA D. FFFF FFFAB25. float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是A. 2126-2103B. 2127-2104C. 2127-2103D.2128-2104B26. 某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和 short型长度分别为32位和
11、16位，并且数据按边界对齐存储。某C语言程 序段如下：struct int a;char b;short c; record; record.a=273;若record变量的首地址为0Xc008，则低至0Xc008中内容及record.c的地址 分别为A. 0x00、OxCOOD B. 0x00、OxCOOE C. 0x11、0xC00 D. 0x11、OxCOOED27. 下列关于闪存(Flash Memory )的叙述中，错误的是A. 信息可读可写，并且读、写速度一样快B. 存储元由MOS管组成，是一种半导体存储器C. 掉电后信息不丢失，是一种非易失性存储器D. 采用随机访问方式，可替代计
12、算机外部存储器A28. 假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块为1 个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算 法。当访问的主存地址依次为0,4,820,6,8,6,4,8时，命中Cache的次数是A. 1 B. 2 C. 3D. 4C29. 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段 直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和 6个微命令，则操作控制字段至少有A. 5 位 B. 6 位 C.15 位 D. 33 位C30. 某同步总线的时钟频率为100MHz，宽度为32位，地址/
13、数据线复用，每 传送一次地址或者数据占用一个时钟周期。若该总线支持突发(猝发)传输方式, 则一次“主存写”总线事务传输128位数据所需要的时间至少是A.20ns B.40ns C.50ns D.80nsC31. 下列关于USB总线特性的描述中，错误的是A.可实现外设的即插即用和热拔插B.可通过级联方式连接多台外设C.是一种通信总线，连接不同外设D.同时可传输2位数据，数据传输率高D32. 下列选项中，在I/O总线的数据线上传输的信息包括I. I/O接口中的命令字 II. I/O接口中的状态字III.中断类型号A.仅 I、II B.仅 I、III C.仅 II、IIID. I、II、IIID33
14、. 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I.关中断II.保存通用寄存器的内容III.形成中断服务程序入口地址并送PCA.仅 I、II B.仅 I、III C.仅 II、IIID. I、II、IIB34. 某计算机主频为1.2 GHz,其指令分为4类，它们在基准程序中所占比例及CPI如下表所示指令类型所占比例CPIA50%2B20%3C10%4D20%5该机的MIPS数是A. 100B. 200C. 400D. 600C 解析：基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3，计算机的主频为1.2GHa，为1200MHz，该机器的是MIPS为1200/3=400。35.某数采用IEEE 754单精度浮点数格式表示为C640 0000H,则该数的值是A. -1.5x213 B. -1.5x212C. -0.5xx213D. -0.5x212A解析：IEEE 754单精度浮点数格式为C640 0000H，二进制格式为1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：S阶码尾数yr11000 1100100 0000 0000 0000 0000 0000因此，浮点数的值为-1.5X21336. 某字长为8位的计算机中，已知
