子任务1学习引导文

上传人:博****1 文档编号:483366983 上传时间:2022-12-20 格式:DOC 页数:13 大小:526.50KB
返回 下载 相关 举报
子任务1学习引导文_第1页
第1页 / 共13页
子任务1学习引导文_第2页
第2页 / 共13页
子任务1学习引导文_第3页
第3页 / 共13页
子任务1学习引导文_第4页
第4页 / 共13页
子任务1学习引导文_第5页
第5页 / 共13页
点击查看更多>>
资源描述

《子任务1学习引导文》由会员分享,可在线阅读,更多相关《子任务1学习引导文(13页珍藏版)》请在金锄头文库上搜索。

1、子任务 1 学习引导文: 触发器应用与测试学习目标与要求1知道触发器的符号、逻辑功能;2用仪器仪表测试触发器逻辑功能3分析和仿真常用触发器应用电路 4能用仪器仪表测试触发器应用电路 5编写文档记录门电路学习过程和测试结果(一组交一份)6相互交流和学习 重点内容 1 基础知识一、触发器的基本特性和作用1、基本特性( 1)有两个稳定状态 (简称稳态 ),正好用来表示逻辑 0 和 1。( 2)在输入信号作用下,触发器的两个稳定状态可相互转换(称为状态的翻转 )。输入信号消失后,新状态可长期保持下来,因此具有记忆功能,可存储二进制信息。2、触发器的作用 触发器和门电路是构成数字电路的基本单元。触发器有

2、记忆功能, 由它构成的电路在某时刻的输出不仅取决于该时刻的输入, 还与电路原来状态 有关。 而门电路无记忆功能, 由它构成的电路在某时刻的输出完全取决于该时刻的输入, 与电路原来状 态无关。二、触发器的类型根据逻辑功能不同分: RS 触发器、 D 触发器、 JK 触发器、 T 触发器、 T触发器 根据触发方式不同分:电平触发器、主从触发器、边沿触发器 根据电路结构不同分:基本 RS 触发器、同步触发器、主从触发器、边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表 (又称激励表 )、状态转换图和波形图(又称时序图)等。1.1 基本 RS触发器1、电路组成(a) 逻辑图 (b)

3、 逻辑符号正常工作时, Q和Q 是互补的逻辑关系: Q=0、Q =1 的状态称 0 状态; Q=1 、 Q =0 的状态称 1 状态。通常把 Q 端的状态定义为触发器的状态。信号输入端,低电平有效。2、逻辑功能: Q S Q Q R Q R =0 、 S=1 时: Q 0 Q 1 Q 1 1 00状态,这种情况称将触发器置 0或复位。 R端称为触发即不论触发器原来处于什么状态都将变成器的置 0 端或复位端。 R =1 、 S =0 时: Q 0 Q 1 Q 1 1 0即不论触发器原来处于什么状态都将变成 1状态,这种情况称将触发器置 1或置位。 S端称为触发器的置 1 端或置位端。 R =1

4、、 S =1 时:根据与非门的逻辑功能不难推知,触发器保持原有状态不变,即原来的状态被 触发器存储起来,这体现了触发器具有记忆能力。R=0、S=0 时:Q=Q=1 ,不符合触发器的逻 辑关系。并且由于与非门延迟时间不可能完全相 等,在两输入端的 0 同时撤除后,将不能确定触 发器是处于 1 状态还是 0 状态。所以触发器不允 许出现这种情况, 这就是基本 RS 触发器的约束条 件。3、特性表和特性方程( 1)特性表100101100011110(2)次态 Qn+1 的卡诺图3)特性方程:触发器的特性方程就是触发器次态Qn+1 与输入及现态 Qn之间的逻辑关系式Qn 1 (S) RQn S RQ

5、n当触发器处在 0状态,即 Qn=0 时,若输入信号 RS01R S 1 约 束 条 件 4)状态图:描述触发器的状态转换关系及转换条件的图形称为状态图。或 11,触发器仍为 0 状态;若 R S 10,触发器就会翻转成为 1 状态。当触发器处在 1状态,即 Qn=1时,若输入信号 RS10或 11,触发器仍为 1状态;若 RS01,触发器就会翻转成为 0 状态。( 5)波形图:反映触发器输入信号取值和状态之间对应关系的图形称为波形图。4、基本 RS 触发器的特点( 1)触发器的次态不仅与输入信号状态有 关,而且与触发器的现态有关。( 2)电路具有两个稳定状态, 在无外来触发 信号作用时,电路

6、将保持原状态不变。( 3)在外加触发信号有效时, 电路可以触发 翻转,实现置 0 或置 1。( 4)在稳定状态下两个输出端的状态和必须是互补关系,即有约束条件。1.2 同步触发器 实际工作中, 触发器的工作状态不仅要由触发输入信号决定, 而且要求按照一定的节拍工作。 为此, 需要增加一个时钟控制端 CP。具有时钟脉冲控制的触发器称为时钟触发器,又称钟控触发器。同步触发器是其中最简单的一种, 而基本 RS 触发器称异步触发器。RS 触发器(一)同步1、电路结构2、逻辑功能CP0时, R =S =1,触发器保持原来状态不变。CP=1 时,工作过程与基本 RS 触发器相同。3、特性表和特性方程G4G

7、2QQQS CP R(b 曾用符号 (c特性方程:Qn 1 S RQnRS 0CP=1 期间有效4、波形图二)同步D 触发器将 S=D 、R= D 代入同步RS触发器的特性方程,得钟控 D 锁存器的特性方程:Qn 1 S RQn D DQn D CP=1 期间有效状态图和波形图1/CPCPDQQ(三)同步 JK 触发器(四)同步触发器的特点 1、同步触发器的触发方式为电平触发式CP = 1 期间翻转的称正电平触发式; CP = 0 期间翻转的称负电平 触发式。2、同步触发器的共同缺点是存在空翻QQJKCP触发脉冲作用期间, 输入信号发生多次变化时, 触发器输出状态也相应发生多次变化的现象称为空

8、1、特性方程:将nS JQR KQ n代入主从 RS触发器的特性方程,即可得到主从JK 触发器的特性方程Qn 1 S RQn JQ n KQnQnJQ nKQ翻。空翻可导致电路工作失控。1.3 主从触发器工作特点: CP = 1 期间,主触发器接收输入信号; CP = 0 期间,主触发器保持 CP 下降沿之前状 态不变,而从触发器接受主触发器状态。因此,主从触发器的状态只能在 CP 下降沿时刻翻转。( 2)边沿触发器工作特点: 只能在 CP 上升沿 ( 或下降沿 )时刻接收输入信号, 因此,电路状态只能在 CP 上升沿 (或 下降沿 )时刻翻转。(一)主从 RS 触发器CP=1 期间:主触发器

9、控制门 G7、G8 打开,接收输入信号 R、S,有:Qmn 1 S RQmnRS 0从触发器控制门 G3、G4 封锁,其状态保持不变。在 CP=0 期间,由于主触发器保持状态不变,因此受其控制的从触发器的状态也即Q、Q 的值当然不可能改 变。CP 下降沿到来时,主触发器控制门 G7、G8 封锁, 在 CP=1 期间接收的内容被存储起来。同时,从触发器控 制门 G3、G4 被打开,主触发器将其接收的内容送入从触 发器,输出端随之改变状态。Qn 1 S RQn特性方程:CP 下降沿到来时有效RS 0二)主从 JK 触发器2、特性表3、波形图三) D 触发器和 T 触发器1、 D 触发器: Q D1

10、J1C11KCPQDQT 1 时翻转的电路,都称为T 取值不同,具有保持和 T 触发器。2、 T 触发器:在数字电路中,凡在 CP 时钟脉冲控制下,根据输入信号 翻转功能的电路,即当 T 0 时保持状态不变,TQnQn+1功能0 00 101n 1 nQ Q 保持1 01 110n 1 nQ Q 翻转Qn 1 TQ n TQn T QnCPTQQT触发器。3、T触发器:在数字电路中,凡每来一个时钟脉冲就翻转一次的电路,都称为Qn 1 Q n 1 Qn 1 QnQnQn+1功能CP01Qn 1 QnQ10翻转Q1.4 边沿触发器1、边沿 JK 触发器Qn 1 D JQn KQn CP 下降沿时刻

11、有效2、边沿 D 触发器Qn 1 D CP 下降沿时刻有效(五)触发器的异步输入端直接置 0 端 RD 、直接置 1 端 SD:不受时钟信号 CP 的制约, 具有最高的优先级。RD和 SD的作用主要是用来给触发器设置初始状态,或对触发器的状态进行特殊的控制。在使用时 要注意,任何时刻,只能一个信号有效,不能同时有效。例:设图中各 TTL 触发器电路的初始状态皆为0,试画出在 CP 信号作用下各触发器输出端Q1Q12)的电压波形。2 技能训练 触发器及其应用测试 一、实验用元器件双 JK 触发器 74LS73 1双 D 触发器 74LS74 1四 D 触发器 74LS175 1四 2 输入与非门

12、 74LS00 1双 4 输入与门 74LS21 1触发器是组成时序逻辑电路的基本单元之一, 具有记忆功能的二进制信息存贮器件。 在外加信号的 作用下, 触发器可以从一个稳定状态转变为另一个稳定状态。 按逻辑功能的不同特点, 触发器可分 RS、JK、 D、T 触发器;按电路结构不同,又可分为基本RS 触发器、同步 RS 触发器、主从型触发器、维 持阻塞型触发器和边沿型触发器等。RS 触发器,它是无时 RS 触发器:图 4 1 所示电路为由两个“与非”门交叉耦合而成的基本钟控制 低电平 直接触发的触发器, 有直接置位、 复位的功能,是组成各种功能触发器的最基本单元。本 RS 触发器也可以用两个“

13、或非”门组成,它是高电平 直接触发的触发器。图 4 1 基本 RS 触发器图 4 2 JK 触发器 JK 触发器: 在产品中应用较多的是下降边沿触发 的边沿型 JK触发器。图 42所示为带置位的JK 触发器的逻辑符号,它有三种不同功能的输入端。第一种是 直接 置位、复位输入端,用 RD 和 SD 表示。当 RD=1、SD=0(或 RD=0、SD=1)时,触发器将不受其它输入端状态影响,使触发器强迫置“1”(或置“0”),如果不强迫触发器置“ 1”(或置“ 0”),则 SD、 R D都应置高电平。第二种是时钟 脉冲输入端,用来控制触发器 触发翻转 用 CP 表示,逻辑符号中 CP 端处若有小圆圈,则表示触发器在 时钟脉冲下降沿发生翻转, 若无小圆圈, 则表示触发器在时钟脉冲上升沿发生翻转。 第三种是数据输入 端,它是触发器状态更新的依据,用J、 K 表示。 JK 触发器的状态方程为Qn 1 JQn KQn图 4 3 74LS73 引脚排列图 4 4 D 触发器 D 触发器:它的基本结

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 工作计划

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号