《Cadence2-10进制加减计数器设计报告》由会员分享，可在线阅读，更多相关《Cadence2-10进制加减计数器设计报告（26页珍藏版）》请在金锄头文库上搜索。
1、Cadence2-10进制加减计数器设计报告一、实验目的：1、掌握2-10进制加减CMOS计数器的逻辑设计；2、了解和掌握使用Cadence进行集成电路的设计过程。二、实验要求：用Cadence软件设计一个模十加减可逆计数器，其设计要求如下：（1）D触发器实现，上降沿有效；（2）S控制加减计数器之间的切换，S=0,加计数器；S=1，减计数器；（3）RD=0时，清零功能；（4）KEEP=0时，保持功能；（5）SET=0时，置数功能。（6）CY=1时，进位功能。三、准备工作： 1画出模十加减可逆计数器的真值表和电路图； 2 . 列出模十所需的单元模块。 (a) inv 反相器； (b) an2 两
2、输入与门 ；an3 三输入与门； an4 四输入与门； (c)or2 两输入或门 ；or3 三输入或门； (d)DFF D触发器；（f）模十加法计数器部分 ； 模十减计数器部分；（g）MUX2 二选一数据选择器。四、实验内容：使用Cadence软件设计模十加减可逆计数器步骤: 1 根据功能表和波形图绘制真值表和状态转移表； 2 由所选用的触发器的函数，利用卡诺图进行逻辑简化；3 根据逻辑简化的最终结果及所选用触发器的内部电路图，在Cadence软件中绘制出计数器的电路总图；4 对电路的各个功能进行仿真验证。五、实验原理：加减可逆计数器可由一个模十加计数器、一个模十减计数器和一个数据选择器组合构
3、成。1、 加计数器真值表与卡诺图计数脉冲CP的顺序现态次态驱动信号0000000010001100010010001020010001100113001101000100401000101010150101011001106011001110111701111000100081000100110019100100000000101010XXXXXXXX111011XXXXXXXX121100XXXXXXXX131101XXXXXXXX141110XXXXXXXX151111XXXXXXXX加计数器真值表 Q1Q0Q3Q200011110000 0 0 001 0 0 1 0 11 x x x
4、x10 1 0 x x Q1Q0Q3Q200011110000 0 1 001 1 1 0 1 11 x x x x10 0 0 x x Q1Q0Q3Q2 00011110000 1 0 101 0 1 0 1 11 x x x x10 0 0 x x Q1Q0Q3Q200011110001 0 0 101 1 0 0 1 11 x x x x10 1 0 x x加计数器卡诺图00000100110011000100000000200100001000130011001000104010000110011501010100010060110010101017011101100110810000
5、11101119100110001000101010XXXXXXXX111011XXXXXXXX121100XXXXXXXX131101XXXXXXXX141110XXXXXXXX151111XXXXXXXX计数脉冲CP的顺序现 态次 态驱 动 信 号图 减计数器真值表 Q1Q0Q3Q20001111000100001000011xxxx1001xx Q1Q0Q3Q20001111000000001011111xxxx1010xx Q1Q0Q3Q20001111000001001101011xxxx1010xx Q1Q0Q3Q20001111000100101100111xxxx1010xx减
6、计数器卡诺图六、实验步骤1.登录操作界面.2.进入主操作界面，选择N Terminal。3.选择超级B shell终端后，显示如图，输入icfb。按回车键打开Cadence。主操作界面4.建立工程，并命名为design_102,如图所示。工程创建窗口5.新建create，显示下图对话框，先做一个反相器inv。如图所示。二输入与门创建窗口6.按快捷健I，出现实例调用窗口，选择NMOS,PMOS,GND,VDD，进行连接。按P,定义输入/输出接口。检查正确后再做器件的Symbol。如图所示。器件选择窗口反相器电路图反相器封装图7在连接好电路图后需要进行仿真，选择Tools-Analog Envir
7、onment打开仿真对话框。选择setup-model libraries如图。在对话框的Browse中填入s05mixddsto2012,scs,Section中填入tt。然后点击apply-OK。选择setup-stimuli-Global Sources打开如图对话框，选择要设定的参数加上电压、波形，设置好电源，enable-change即可确定设置的参数。设置瞬态输入stoptime。选择outputs 中的 TO be Plotted,选择要仿真的线路。生成网表inv仿真波形如上述方法画出其他单元模块。二输入与门电路二输入与门封装三输入与门电路三输入与门封装四输入与门电路图22 四输
8、入与门封装四输入与门仿真波形二输入或门电路二输入或门封装三输入或门电路三输入或门封装三输入或门波形8.基本的器件画好后，就可以在自己的工程文件库中调用里面的器件。运用这些基本器件做D触发器（带清零功能和预置数功能）。电路图如图所示。D触发器电路图D触发器封装图D触发器仿真波形9.D触发器检测正确后,设计M10加减可逆带置数功能的计数器。加计数模块加计数模块封装加计数模块电路仿真减计数模块电路图减计数模块封装减计数模块仿真波形二位数据选择器电路图二位数据选择器封装二位数据选择器仿真波形10加减计数器电路原理图及其仿真：S=0,加计数器；S=1，减计数器；RD=0时，清零功能；KEEP=0时，保持
9、功能；SET=0时，置数功能。加减计数器电路原理图加减计数器封装图加减计数器电路仿真波形七、实验结论用Cadence软件设计一个模十加减可逆计数器：（1）D触发器实现，上降沿有效；（2）S控制加减计数器之间的切换，S=0,加计数器；S=1，减计数器；（3）RD=0时，清零功能；（4）KEEP=0时，保持功能；（5）SET=0时，置数功能。通过实验，我们基本掌握了集成电路cadence软件的操作过程，并在实验中学着发现问题，并尝试着自己去解决问题，或者小组讨论、向老师请教、查阅书籍资料等处理遇到的各种问题。在本次实验中，我们学会了自己设计动手设计电路，更锻炼了我们利用所学知识设计电路的运用能力。本次课程设计，我们还锻炼了自己的动手能力，提升了在设计方面的综
