《计算机组成原理课程设计报告》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计报告（16页珍藏版）》请在金锄头文库上搜索。
1、组成原理课程设计 指导教师： 学生班级： 计科 11200 学生姓名： 学 号： 班内序号： 课设日期： 2015/6/222015/7/3 目 录一、设计目的.3二、设计要求.3三、设计方案.3四、设计过程.4五、程序与调试.11六、结果及分析.13七、收获、体会及建议.15一、设计目的：1主要掌握微程序控制结构计算机的设计方法，通过对机器指令和相对应微程序的设计，加深对微程序控制器的理解，加深对微程序设计特点的了解，加深对计算机各部件的理 解以及对整机结构的理解。2掌握几种寻址方式的控制执行过程。3了解多累加器计算机的特点。4熟悉VHDL语言的编程。二、设计要求：1运算器采用单累加器多寄存
2、器结构2指令系统：16条以上指令，有I/O指令，外部设备统一编址。3内存寻址范围1K以上字节寻址方式： 寄存器直接寻址 寄存器间接寻址 直接寻址 立即数寻址4可执行从键盘上输入的十进制两位数与两位数加法程序并打印输入的数据及结果或 实现两数相加通过数码管显示结果。三、设计方案： 1设计整机逻辑框图首先设计整机逻辑框图，并分析各主要部件中所使用的关键器件，彻底理解主要芯片的工作原理。根据设计要求，对实验仪硬件模块进行逻辑剪辑组合，便可设计出该实验计算机的整机逻辑框图。为利于调试，应在逻辑框图上表明各器件的控制信号及必要的输出信号。2指令系统和指令执行流程设计 指令系统需确定实验计算机的指令系统具
3、体由哪里指令组成，包括哪几种类型指令，指令操作数有哪几种寻址方式，以及指令编码等。 指令执行流程 一条指令从内存取出到执行完，需要若干个机器周期(节拍)。任何指令的第一个机器周期都是“取指令周期”，或称为公操作周期。而一条指令共需几个机器周期取决于指令在机内实现的复杂程度。 3微操作控制信号和微程序设计 微操作控制信号及其实现方法 设计微指令格式，微指令由32位组成，设计出每位微操作的定义。 确定微程序控制方式,设计任务包括设计各微程序入口地址的形成方法和控存的顺序控制(即下地址形成)方法。 编写各指令的微程序，根据指令流程和微指令格式仔细地逐条填写微指令各码位。4设计接线表要仔细设计接线表，
4、因为它是组装计算机的依据。 为了避免遗漏，应按模块逐个归纳整理，明确各模块中器件各控制信号的处理方法。 对于模块中不用的器件，也应有所处理。四、设计过程： 1、整机逻辑框图图4-1给出了最简单的8位微程序控制计算机的基本结构框图。 图41、8位微程序控制计算机基本结构结构描述：总线：该计算机采用单总线，即CPU的内部总线和外部总线均为一条总线。它的结构简单，实现较方便。但它的速度较慢，无法实现流水线和并行操作。 CPU：它的CPU由ALU和寄存器模块、指令部件模块及微程序控制模块组成。寄存器：ALU和寄存器模块包括通用寄存器（含累加器）、ALU（包括暂存器）、状态寄存器等，它可采用单累加器多寄
5、存器或多累加器结构（见第一章）。ALU：ALU可完成各种算术、逻辑运算功能，如加、减、与、或、取反、取负、移位等。状态寄存器可包括进位位、全零标志位、负数标志位、溢出标志位等。指令部件：指令部件模块包括程序计数器（PC）及它的控制电路（加1、接数等）、指令寄存器（它一般包括一至三个8位寄存器，与最长的指令相对应）等。微程序控制部件：微程序控制摸块包括微程序存贮器（现为1Kx32）、微程序计数器（MPC）及它的控制电路（加1、接数等）、微指令寄存器、时序控制电路、微操作信号发生电路等。 存贮器：存贮器为外接的RAM存贮器（现为32Kx8）外设：包括打印机输出设备、键盘输入设备。它们均接于总线上，
6、有分别的读、写控制信号。 2、指令系统和指令执行流程设计 2.1 CPU的基本功能部件下面以单累加器为例，介绍一种简单的8位微程序控制计算机。该CPU的基本功能部件为： 该计算机有一个累加器（A） 8个寄存器（R0-R7） PC为16位，寻址范围为64K* 其中0-7FFFH为32K RAM存贮器空间* 8000-FFFFH为I/O空间* 编址方法： I/O采用与存贮器统一编址的方法，AB15=0为访问存贮器；AB15为访问I/O口。 三个8位指令存贮器，其中一个为IR，存放指令码，另二个分别为ADRH和ADRL，存放指令中的16位直接地址。 2.2指令系统和汇编代码首先应根据要求定义指令系统
7、，并确定相应的汇编代码。表4-1指令系统定义编号汇编码操作指令码1MOV A, Ri(Ri) A00000iii2MOV Ri, A(A) Ri00001iii3MOV A, Ri(7EHRi) A00010iii4MOV Ri, A(A) 7EHRi00011iii5MOV A, #data8 Data8 A00100000 dddddddd6MOV Ri, #data8Data8 Ri00101iii dddddddd7ADD A, Ri(A) + (Ri) A00110iii8SUB A, Ri(A) (Ri) A00111iii9SUB A,addr(A)-(addr) A010000
8、00 addrh addrl10LDA addr(addr) A01001000 addrh addrl11STA addr(A) addr01010000 addrh addrl12JC addrif CY=1 then addr PC else (PC)+3 PC01011000 addrh addrl13JMP addraddr PC01100000 addrh addrl14JNKB addrif KRIX=0 then addr PC else (PC)+3 PC01101000 addrh addrl15JNPB addrif PRIX=0 then addr PC else (P
9、C)+3 PC01110000 addrh addrl16JNZ addeIf Z=0 then addr PC else (PC)+3 PC01111000 addrh addrl17RSP7fffH SP10000000 18PUSH AA堆栈，SP110001000 19POP ASP1，堆栈A10010000 20CMP A，#data8(A)Data8,按结果置C和Z10011000 dddddddd 21RRC A（A）右移一位10100000 22CPL Ri取反（7EH（Ri）存储单元10101iii23CALL addr保存PC进栈，按addr转到子程序10110000 ad
10、drh addrl24RETPC退栈,子程序返回10111000注: 对寄存器间接寻址指令，如MOV Ri,A，由于Ri为8位，而存储器地址为16位，故取Ri为低8位，高8位固定为7EH。根据这些指令，我们设计出如下的实验计算机的CPU结构框图（不包含微程序模块），如图4-2。 图42、微程序控制计算机CPU框图关于图4-2 CPU结构的说明：累加器： A为累加器，CA为它的打入脉冲（后沿有效（下同），GA为它的打入允许端（0为允许接数（下同），RRC右移允许端，ACT为暂存寄存器，CC和GC分别为它的打入脉冲和允许端；通用寄存器：R0R7为8个通用寄存器，RS为选择端，用于选择某个寄存器，W
11、RC和WRE分别为写入脉冲和允许端。暂存器：TMP为暂存器，CT为它的打入脉冲，GT为它的打入允许端，用于暂存某些运算指令的第二操作数。多路开关MUXA用于选择把TMP还是通用寄存器的内容加到ALU上。算术逻辑运算单元：ALU为8位的算术逻辑运算单元，FA、FB为两路输入，FF为输出；S2、S1、S0用于选择 工作方式，如加、减、FA、FB等；COUT为加法的进位输出或减法的借位输出，需要时COUT的值可锁存于CY寄存器中（CCK为写入脉冲，CP为允许端）。如果需执行带进位（或借位）的加法（或减法）时，ALU应该还有进位输入。ALU输出FF通过三态门（OB为控制端）加至数据总线。指令寄存器：I
12、R为指令寄存器，它存放指令的第一字节（一般包含操作码和寄存器选择），CCI和GI分别为它的打入脉冲和允许端。直接寻址指令寄存器：ADRH和ADRL为指令第二、三字节寄存器，存放直接寻址指令（如LDA addr，JMP addr）的16位地址值。CA1、CA2和GA1、GA2分别为它们的打入脉冲和允许端。程序计数器：PC为16位的程序计数器，它的清0端接RESET，使它在复位时为0，从0地址开始执行程序。PCK为脉冲端，PINC为加1控制端，PLD为并行接数控制端，它的输入端来自多路开关，可选择为“1”、CY、“0”等。其中“1”对应于JMP指令，CY对应于JC指令，其他情况接“0”（不转移）。PC的输出和ADR（由ADRH、ADRL组成）的输出通过多路开关加至地址总线AB。堆栈指针：SP为16位的堆栈指针，它的初态为7FFFH。在把一个字节压入堆栈后，应把SP减一，指向下一个单元。在从堆栈弹出一个字节前，应把SP加一。3、微操作控制信号和微程序设计 3.1微程序顺序控制方法微程序计数增量方法： 微程序段的大小：它的微程序首地址根据指令操作码编码来形成。对于本实验计算机来
