实验二基本组合逻辑电路

上传人:桔**** 文档编号:476694664 上传时间:2024-01-31 格式:DOC 页数:3 大小:139.52KB
返回 下载 相关 举报
实验二基本组合逻辑电路_第1页
第1页 / 共3页
实验二基本组合逻辑电路_第2页
第2页 / 共3页
实验二基本组合逻辑电路_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述

《实验二基本组合逻辑电路》由会员分享,可在线阅读,更多相关《实验二基本组合逻辑电路(3页珍藏版)》请在金锄头文库上搜索。

1、实验二 基本组合逻辑电路一、 实验目的掌握组合逻辑电路的设计和测试方法。掌握利用MAX+plusII工具进行数字电路设计的基本方法。学习数字电路实验中故障查找和排除的方法。二、实验原理组合逻辑电路是由门电路组合起来的电路,它可实现较复杂的逻辑功能,其基本特征是:输出端的逻辑状态仅取决于当时的输入状态,而与电路原来的状态无关。研究组合逻辑电路有两类问题: 已知逻辑图分析逻辑功能,其步骤为:l 已知逻辑图写逻辑表达式进行逻辑化简或变换列真值表判断逻辑功能。l 已知逻辑图测试输入、输出逻辑关系列真值表判断逻辑功能。 已知逻辑要求、画逻辑图,其步骤为:已知逻辑要求列真值表写逻辑表达式进行函数化简或变换

2、画逻辑电路三、实验内容1. 逻辑电路的逻辑关系 用7400集成电路,按图21在实验箱上接线和在计算机上仿真,将输入、输出的逻辑关系分别填入表21中。 表21 逻辑电路的逻辑关系ABYZ接线仿真接线仿真00011011图21 逻辑电路原理图 写出上面电路的逻辑表达式。2. 设计一个“一致电路”。 要求:电路有三个输入端,一个输出端,当三个输入变量A、B、C状态不一致时,输出F为“0”;当三个变量状态一致时,输出F为“1”。3. 设计一个一位二进制数全加器。 电路有三个输入端,分别为被加数A、加数B、低位向高位的进位C,有两个输出端,S为和、本位向高位的进位为C1。4. 设计一个四位二进制数为密码

3、的数字密码锁的控制,当开锁控制为高电平时,如果A1、B1、C1、D1输入的密码与事先设置的密码A0、B0、C0、D0一样时,开锁灯亮;密码错误时,警报灯亮。见图22数字锁功能框图,提示:异或门的非为同或门。图2-2 数字密码锁控制以上三个电路用MAX+plusII软件仿真和在实验箱上接线,验证设计是否正确,在实验箱上接线时只可以使用已提供的集成块。四、实验仪器与器件1电子实验箱 2万用表3四2输入与非门74001双4输入与非门74201双4输入与门74211四2输入或门74321四2输入异或门74861双与或非门74511五、预习要求1预习组合逻辑电路的分析和设计方法。2熟悉半加器、全加器的工作原理。3熟悉所提供的集成块的逻辑功能。能灵活运用到“全加器”、“一致电路”和“数字密码锁”中。4熟悉MAX-plusII软件中数字电路的图形符号和名称。六、实验报告要求1. 写出实验目的、内容、基本原理。2. 写出设计过程,包括:逻辑公式的列出、转换(典型原理图到实际原理图的转换过程),根据实际选择的集成块画出原理图,并在原理图上标上接线时集成块引脚号。3. 实验结果分别用波形图和真值表表示。4. 总结利用MAX+plusII分析和设计数字电路的优点5. 实验中遇到什么问题,如何解决。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 综合/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号