《数字电子技术课程设计报告》由会员分享，可在线阅读，更多相关《数字电子技术课程设计报告（15页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术课程设计报告题目：数字钟地设计与制作学年：10 11学期： 第一学期专业：电子商务班级： 01学号：姓名： 周华国时间： 2011 年 X 月 XX 日2011 年 X 月 XX日广东省高州市中英理工学校电子时钟设计报告一 .设计要求设计一台可以显示“时” 、“分”、“秒”地数字电路 ,并且可以进行正点报时 ,其具体要求如下：1. 电子时钟地计时周期为 24 小时或 12 小时 .2. 振荡器采用石英晶体多谐振荡器或 555 多谐振荡器 .3. 分频器计数器不可使用 74LS90 二 -五-十进制加法计数器 .4. 必须能正点报时 .5. 显示器件采用七段数码管实现“时” 、“分”
2、、“秒”地六位显示 ,并且可以自动复位 .6. 通过开关或按键控制整个系统工作地开始和暂停 ,同时设置复位按键,当按下按键时 ,“秒”、“分”、“时”全都清零 .7. 能准确计时 .二 .电子时钟地组成方框图及原理分析数字时钟电路系统由石英晶体多谐振荡器或 555 多谐振荡器、分频器、计数器、译码器、显示器、校时电路以及正点报时电路,其组成方框图如下所示：显示器显示器显示器译码器译码器译码器时十位时个位分十位分个位秒十位秒 个 位校时电路正点报时电路多谐振荡器分频器工作原理如下所述 ：用石英晶体多谐振荡器或555 多谐振荡器产生相应频率地脉冲信号送到分频器 ,经分频器分频后得到电子时钟所需要地
3、标准地 1HZ 地秒脉冲送到计数器 ,通过计数器产生相应地二进制代码 ,再把计数器所产生地二进制代码送到译码器进行代码转换后送到显示器显示出来.同时 ,校时电路也将对“时”、“分”计数器进行校时 ,与此同时 ,正点报时电路到达正点时将会发出高低不同地声音进行报时 .1. 555 振荡器555 振荡器是电子时钟地重要部位,它可以产生我们所需要地振荡频率 .振荡频率地准确决定了电子时钟地准确.在这里 ,我们可以采用石英晶体多谐振荡器或555 多谐振荡器 .555 多谐振荡器是一种中规模地模数混合电路555 多谐振荡器其引线端子图如图2 所示：图 2功能表复位端 RES高触发端 THR低触发端 TR
4、I输出端放电管0XX0导通12/3V CC1/3V CC0导通11/3V CC保持不变12/3V CC2/3V CC,TRI1/3V CC,即 C1=1,C2=0 时,输出电压 UO 为 0,此时放电管导通 ,放电管导通后 ,电容 C 经过 R2、 7#,内部地放电开始放电 ,使电容 C 地电压开始降低 ,当电容 C 地电压 UC 降低到 1/3VCC 时,引起THR2/3V CC,TRI1/3V CC,即 C1=0,C2=1,输出电压 UO 为 1,此时放电管截止 ,接着 +V CC 对电容 C进行充电 ,如此反复 ,形成振荡 .其振荡周期为：T=0.7（R1+2 R2）C2. 分频器由于振
5、荡器所产生地信号频率很高,要得到秒脉冲 ,需要分频器进行分频 ,在这里 ,可选 74LS192 十进制加法计数器 ,其引线端子图如图4所示：图 4功能表CLRLOAD UPDOWN输入输出逻辑功能1XXXX0复位00XXDD置数011X加 1加1计数011X减 1减1计数3. 计数器计数器是将来自分频器地 1HZ 地标准秒脉冲转换为二进制代码 , 可以用 74160,其引线端子图如图 5 所示：图 5功能表输入输出CLRLOAD ENPENTCLKDCBAQDQCQBQA0XXXXXXXX00 0010XXDCBADCBA1111XXXX加法计数110XXXXXX保持11X0XXXXX保持功能
6、如下：（1）. CLR=0 时,计数器将会清零 ,Q3Q2Q1Q0=0000；工作时 ,CLR =1.（2）.当 LOAD =0 时,不论 ENP、ENT 为任意电平 ,只要 CLK 脉冲上升沿一到 ,所预置地数码 D3D2D1D0 将存入计数器 ,同时获得输出 .（3）. LOAD =ENP=ENT=1, 在 CLK 脉冲上升沿地作用下 ,执行十进制加法计数 ,计数满十 ,从 CO 端输出一个正跳变进位脉冲 .（4）. CLR = LOAD =1 时,只要 ENP 或 ENT 其中一个为低电平 0,不论其余各端地状态如何 ,计数器地状态保持不变 .时钟电路地计数器分为时计数器、分计数器、秒计
7、数器 ,时计数器为十进制或二十四进制 ,分计数器和秒计数器都为六十进制 ,六十进制地计数器可由一个六进制和一个十进制地计数器组成 ,二十四进制和十二进制可由开关转换 ,如图 6 所示：六十进制十二进制或二十进制图 64. 译码器与显示器译码器是将计数器产生地二进制代码转换为相应地数码送到显示器将它显示出来 ,译码器可以选择 74LS48,其引线端子图如图 7 所示：图 7此译码器为高电平有效芯片功能介绍芯片通过 A,B,C,D 输入四位不同地 8421BCD 码 ,将其翻译成 16 种不同地符号输出到显示器 .芯片功能表十输 入B输出进DCBAIabcdefg制功能01000H 0000001
8、11001H 100111120010H 0010010300110000110H40100H 100110050101H 010010060110H 110000070111H 000111181000H 000000091001H 000110010 1010H 111001011 1011H 1100110数码管结构如图译码驱动显示单元电路图74LS48 与数码管连接图工作原理译码器 74LS48 通过四个输入端A,B,C,D 输入 015 个不同地二进制码元,将其翻译成不同地高低电平组合 ,从而在数码管上显示出相对应地 16 个不同地数字符号 .本设计最多只需 00001001 九个不同地二进制码元 ,所以数码管只显示 09 九个数字 .5. 校时电路地设计当数字时钟刚接通电源或计时出现误差时,需要校正时间 ,所以 ,校时是对“时”、“分”进行校准 ,真实训电路如图8 所示：
