《数字式电子锁的设计与制作》由会员分享，可在线阅读，更多相关《数字式电子锁的设计与制作（20页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术基础课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目: 数字式电子锁的设计与实现 初始条件： 本设计既可以使用集成电路和必要的元器件等，也可以使用单片机系统构建数字密码电子锁。自行设计所需工作电源。电路组成原理框图如图1，数字密码锁的实际锁体一般由电磁线圈、锁栓、弹簧和锁柜构成。当线圈有电流时，产生磁力，吸动锁栓，即可开锁。反之则不开锁。图1 数字式电子锁原理框图要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。2、技术要求：1）课程设计中，锁体用LED代替（如“绿灯亮”表示开锁，“红灯亮”表示闭锁）。2）
2、其密码为4位二进制代码，密码可以通过密码设定电路自行设定。3）开锁指令为串行输入码，当开锁密码与存储密码一致时，锁被打开。当开锁密码与存储密码不一致时，可重复进行，若连续三次未将锁打开，电路则报警并实现自锁。（报警动作为响1分钟，停10秒）4）选择电路方案，完成对确定方案电路的设计。计算电路元件参数与元件选择、并画出总体电路原理图，阐述基本原理。安装调试设计电路。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、 年 月 日，布置课设具体实施计划与课程设计报告格式的要求说明。2、 年 月 日至 年 月 日，方案选择和
3、电路设计。3、 年 月 日至 年 月 日，电路调试和设计说明书撰写。4、 年 月 日，上交课程设计成果及报告，同时进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日数字式电子锁的设计与实现摘要本数字式电子锁设计由74芯片构成，由密码输入部分、密码设定部分、开锁部分和报警部分组成。本设计电路简单，并能实现要求中的所有功能。在实际生活中也有运用。关键词：数字式电子锁 74芯片 目录1 绪论1数字式密码锁简介12 方案设计13 芯片介绍23.1 74ls19423.2 74ls17533.3 74ls16143.4 74ls8553.5 74ls0063.6 74ls0873
4、.7 NE55573.7.1 NE555引脚图73.7.2 NE555相关应用84 电路设计104.1 密码输入电路104.2 密码预置电路和开锁电路104.3 报警电路114.4 自锁电路124.5 总电路图135 仿真与调试145.1 密码预置与输入的仿真145.2 报警电路的仿真155.3 蜂鸣器工作时间的仿真156 实物图167 小结与体会168 参考文献171 绪论数字式密码锁简介电子密码锁是一种通过密码输入来控制电路或是芯片工作，从而控制机械开关的闭合，完成开锁、闭锁任务的电子产品。它的种类很多，有简易的电路产品，也有基于芯片的性价比较高的产品。现在有的电子密码锁是以芯片为核心，通
5、过连接电路来实现的，也有的是以单片机为核心以编程来实现的。不管是哪一种，其性能和安全性已大大超过了机械锁。其特点如下：1) 保密性好，编码量多，远远大于弹子锁。随机开锁成功率几乎为零。2) 密码可变，用户可以随时更改密码，防止密码被盗，同时也可以避免因人员的更替而使锁的密级下降。3) 误码输入保护，当输入密码多次错误时，报警系统自动启动。4) 无活动零件，不会磨损，寿命长。5) 使用灵活性好，不像机械锁必须佩带钥匙才能开锁。6) 电子密码锁操作简单易行，一学即会。2 方案设计方案一：由两片74HC151八选一数据选择器连接成十六选一数据选择器，数据选择器的通道信号由人工预置，数据选择器的输入端
6、接寄存器的4个输出端，从而由数据选择器的输出端判断是否输入的密码和预置的密码相同。方案二：用74ls85数据比较器。数据比较器的A0到A3连接寄存器的4个输出，B0到B3由人工预置。根据A0到A3和B0到B3的数值比较输出端来判断输入的密码和预置的密码是否相同。方案一用到了两块74HC151芯片，跟方案二相比较，用的芯片较多，方案二较为简洁，故选择方案二。3 芯片介绍3.1 74ls194194为4位双向移位寄存器，其逻辑图如下： 图3.1.1 74ls194逻辑图引出端符号CLOCK 时钟输入端CLEAR 清除端（低电平有效）AD 并行数据输入端DSL 左移串行数据输入端DSR 右移串行数据
7、输入端S0、S1 工作方式控制端QAQD输出端当清除端（CLEAR）为低电平时，输出端（QAQD） 均为低电平。当工作方式控制端（S0、S1）均为高电平时，在时钟（CLOCK）上升沿作用下，并行数据（AD）被送入相应的输出端QAQD。此时串行数据（DSR、DSL）被禁止。 当S0为高电平、S1为低电平时，在CLOCK上升沿作用下进行右移操作，数据由DSR送入。当S0为低电平、S1为高电平时，在CLOCK上升沿作用下进行左移操作，数据由DSL送入。 当S0和S1均为低电平时，CLOCK被禁止。只有当CLOCK为高电平时S0和S1才可改变。其真值表如下：图3.1.2 74ls194真值表3.2 7
8、4ls17574ls175是用维持阻塞触发器组成的4位寄存器，其引脚图如下： 图3.2.1 74ls175引脚图其功能表如下：清零时钟输入输出工作模式RDCPQ0Q1Q2Q3Q0Q1Q2Q300000异步清零1Q0Q1Q2Q3Q0Q1Q2Q3数码保存11保持数据保持10保持数据保持 图3.2.2 74ls175功能表3.3 74ls16174LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，其引脚图如下： 图3.3.1 74LS161引脚图管脚图介绍：时钟CP和四个数据输入端P0P3 清零/MR 使能CEP，CET
9、置数PE 数据输出端Q0Q3 以及进位输出TC. (TC=Q0Q1Q2Q3CET) 其功能表如下： 图3.3.2 74LS161功能表从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理
10、应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。3.4 74ls8574ls85为4位数值比较器，引脚图如下： 图3.4.1 74ls85引脚图85可进行二进制码和BCD码的比较，对两个4位字的比较结果由三个输出端（FAB，FAB，FAB输出。 将若干85级联可比较较长的字，此时低级位的FAB，FAB，FAB连接到高位级相应的输入AB、AB、AB，并使低位级的AB为高电平。 引出端符号 A0A3 字A输入端 B0B3 字B输入端AB AB级联输入端 AB AB级联输入端AB AB级联输入端FA=B A等于B输出端FAB A大于B输出端FAB A小于B输出
11、端其功能表如下： 图3.4.2 74ls85功能表3.5 74ls0074ls00 为四组 2 输入端与非门（正逻辑），其逻辑图如下： 图3.5.1 74ls00逻辑图引出端符号：1A4A，1B4B 输入端1Y4Y 输出端其真值表如下：输入A输入B输出HHLHLHLHHLLH 图3.5.2 74ls00真值表3.6 74ls0874ls08 为四组 2 输入端与门（正逻辑），其逻辑图如下： 图3.6.1 74ls08逻辑图引出端符号：1A4A，1B4B 输入端1Y4Y 输出端其真值表如下：输入A输入B输出HHHHLLLHLLLL图3.6.2 74ls08真值表3.7 NE5553.7.1 NE
12、555引脚图图3.7.1 NE555引脚图Pin 1 -地线(或共同接地) ，通常被连接到电路共同接地。Pin 2 -这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3 VCC，下缘须低于1/3 VCC 。Pin 3 -当时间周期开始555的输出脚位，移至比电源电压少1.7伏的高电位。周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200 mA 。Pin 4 -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。Pin 5 -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能
13、用来改变或调整输出频率。Pin 6 - Pin 6重置锁定并使输出呈低态。当这个接脚的电压从1/3 VCC电压以下移至2/3 VCC以上时启动这个动作。Pin 7 -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。Pin 8 -这是555个计时器IC的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。3.7.2 NE555相关应用3.7.2.1 多谐振荡器电阻R1、R2和电容C1构成定时电路。定时电容C1上的电压UC作为高触发端TH（6脚）和低触发端TL（2脚）的外触发电压。放电端D（7脚）接在R1和R2之间。电压控制端K（5脚）不外接控制电压而接入高频干扰旁路电容C2（0.01uF）。直接复位端
