河南理工大学电子技术课程设计数字电子钟分解

《河南理工大学电子技术课程设计数字电子钟分解》由会员分享，可在线阅读，更多相关《河南理工大学电子技术课程设计数字电子钟分解（18页珍藏版）》请在金锄头文库上搜索。

1、数字电路课程设计数字电子钟学 院计算机学院专业班级通信1107姓名张银龙2014年1月5日学号311109020729设计日期摘要数学逻辑课程设讣选题是电子钟的设讣，运用Multisim 10仿真软件进行电 子钟的设计。主要原理是由555芯片及门电路产生多谐震荡，再经过山74LS90 构成的分频器进行分频，最终输出稳定的为1HZ秒脉冲，作为时间基准。秒计时 器满60向分计时器进位，分计时器满60向小时计时器进位，小时计时器以12 为一个周期，上午下午用两个发光二极管来区分。显示器用七段共阴数码管，用 CD4511作为其驱动电路。计时出现误差或者调整时间时可用校时电路进行时、 分的调整。【关键词

2、】Multisim 10电子钟、校时电路AbstractMathematical logic course topic is the design of the electric clock, using 10 simulation software Multisim the design of the electric clock The main principle is made of 555 chip and gate circuits produce many harmonic shocks, and by 74 LS90 by a frequency division is poi

3、nts, and finally Hie frequency stable output for 1 HZ ac second pulse, as time benchmark Second timer full 60 points, points to the timer carries timer full 60 hours timer to carry and hours timer to 12 for a cycle, morning with two in the afternoon light emitting diode to distinguish. Display panel

4、s for seven of Yin digital tube, with CD4511 as its driver circuit. Timing error or adjust the time there can be used when the circuit and minutes of adjustment【key words 】 Multisim 10, electric clock, reset circuit前言1第一章设计要求21.1设计的任务与要求21.2 设计的技木扌旨标2笫三章单元电莓设计43.1秒信号发生器43.1.1山555时基电路构成的秒信号发生器43丄2由石英

5、晶体构成的秒信号发生器63.3计数器63.3.1六十进制计数器63.3.2十二进制计数器73.4显示器83.5校正电路9第四章仿真与实验11第五章设计总结135.1实验结论135.2心得体会13笫六章附录13附录A系统总图14附录B元器件清单15附录C参考文献15数字电路课程设il自从人类有了时间的概念，对时间的要求变得越来越精确。而原先的机 械表无法满足现代人们的紧张需求，于是产生了更直观、更准确的电子钟。这次 电子技术课程设讣就要求我们设计一个能够准确报时的电子钟电路，并按照各种 需求加入许多功能，以完善所设计的数字电子钟。电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟

6、 相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应 用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟，比 如在城市的主要营业场所、车站、码头等公共场所。15 第一*段计要求1.1设计的任务与要求数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相 比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得 到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻 辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字 钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路

7、 的作用及实用方法。且山于数字钟包括组合逻辑电路和时叙电路。通过它可以进 一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.2设计的技术指标用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，主要 技术指标如下：1. 实现山振荡器和分频器产生频率接近1Hz的秒信号发生器。2. 能准确计时，以数字形式显示时、分、秒的时间。3. 小时为十二进制显示，用两个发光二极管实现上午和下午的区分。4. 能够实现对小时和分钟的手动或自动校时。十二迸制吋计数器六十迸制分计数器六十逬制秒计数器AA如图2.1为系统设计框图，山图可知，本设计山多块数字集成电路构成的， 其中有振荡器，分频器，校时

8、电路，计数器，译码器和显示器六部分组成。振荡 器和分频器组成标准秒信号发生器，即产生1Hz的信号脉冲，不同进制的计数器 产生计数，译码器和显示器进行显示，小时采用12进制，并用显示上午或下午 的二极管来区分。通过校时电路实现对时、分、秒的校准。译码、显示译码、显示译码、显示n卄“校时电路振荡器分频器图2.1系统设il框图其中振荡器和分频器组成秒信号发生器，秒信号发生器是汁时器的核心。振 荡器由555时基电路组成，产生1KHZ的脉冲信号，送入分频器。分频器由三片 74LS90组成，输出1Hz的秒脉冲。校时电路为手动校时，可实现对时、分的调 整。计数器选用74LS90 TTL可二/五分频十进制计数

9、器。译码器选用CD4511, 显示器选用七段共阴数码管。数字电路课程设il第三* 草元电炼设计由图2.1的系统设计框图可知，本设讣山振荡器、分频器、计数器、译码器、 显示器、校正电路组成。其中振荡器和分频器组成秒信号发生器。3.1秒信号发生器秒信号发生器是计时器的核心，也是数字电子钟的核心，它的稳定度和频率 的准确度决定了讣时器的准确度和数字钟的质量。秒信号发生器一般山振荡器和 分频器组成。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。 所以，在设讣电路时要根据需要而设讣出最佳电路。根据选用的振荡器的不同，我们可以把秒信号发生器分为由555时基电路构 成的秒信号发生器和山石英晶体

10、构成的秒信号发生器。3.1.1由555时基电路构成的秒信号发生器在本设计中，采用的是山精度不高的555时基电路构成的秒信号发生器。振 荡器山集成电路555与RC组成，分频器是曲3个中规模计数器74LS90构成的3 级1/10分频。1.振蕩器如图3.1,为由555时基电路构成的多谐振荡器。接通电源后，电容C2被 充电，讥上升，当讥上升到大于2/3V8时，触发器被复位，放电管T导通，此时 为低电平，电容C2通过R,和T放电，使冼下降。当仇下降到小于1/3V&时， 触发器被置位，“翻转为高电平。电容器C1放电结束,所需的时间为：0- 2/37CCtL = R2 C In= R2C bi 2 & 0.

11、7R2CpL 20- l/37cc 22当C2放电结束时,T截止，%将通过&、R：向电容器C2充电，%由1/3% 上升到2/3Vcc所需的时为：己、 Vcc l/3Kcc /、/、滋=（冷+地）C叫，cc_ J,y 二心+心）加2彩0.7 （出+巴）C当S上升到2/3V*时，触发器乂被复位发生翻转，如此周而复始， 在输出端就得到一个周期性的方波，其频率为。13Z （心十2讣本设计中，由电路图和f的公式可以算岀, 率为f二1000Hz微调R3二60k左右，其输岀的频2.分频器分频器的功能主要有两个：一个是产主标准秒脉冲信号；二是提供功能扩展 电路所需要的信号，如仿电台报时用的1000Hz的高音频

12、信号和500Hz的低音频 信号等。I 丄图3.2由74LS90构成的分频器本设计中，山于振荡器产生的信号频率太高，要得到标准的秒信号，就需要 对所得的信号进行分频。这里所采用的分频电路是山3个中规模计数器74LS90 构成的3级1/10分频。如图3.2为测试时电路。3.1.2由石英晶体构成的秒信号发生器如图3. 3,为山石英晶体构成的秒信号发生器，在此做简要说明。通常用 晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如选择晶振为32768 Hz,通过25次二分频后可获得1Hz的脉冲输出。如果选择用石英晶体振荡器， 则不需要用分频器。3.3计数器由图1的系统方框图可以清楚的看到，显示时”

13、、分”、秒”需要 6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为12进制计 数，上午下午用两个放光二极管区分。在本设计中计数器均用74LS90来实现：3.3.1六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数 器和一级六进制计数器连接构成，如图5所示，是釆用两片中规模集成电路 74LS90级联起来构成的“秒”，“分”计数器。由图3.4可知，U9是十进制计数器，U9的QD作为十进制的进位信号， 74LS90N II-数器是十进制异步计数器，用反馈清零法来实现十进制讣数，U8和 与非门组成六进制计数。74LS90N是在CP信号的下降沿触发下进行计数，

14、U8的 QA和QC相与0101的下降沿，作为“分（时）”计数器的输入信号。U8的输 岀0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的R01、R02 数字电路课程设汁与非后清零而使计数器归零，完成六进制计数。山此可见，U9和U8串接实现了 六十进制计数。3.3.2十二进制计数器不论“时”计数采用24进制还是12进制,都由两个74LS90组成,如图3.5 所示。如果釆用24进制，当“时个位U4计数器输入端A （14脚）来到笫10 触发信号时，U22计数器清零，进位端QD向U21 “时”十位计数器输入进位信 号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时U

15、21计数 器的状态位“0100” , U22计数器的状态为“0010，此时“时”个位计数器的 QC,和“时”十位计数器的QB输出都为“1”，相与后为“1”。把它们分别送 入U21和U22计数器的清零端R01和R02,通过74LS90N内部的与非后清零, 计数器复零，从而完成二十四进制讣数。如果采用12进制计数,则需要再加一片74LS90N构成二进制计数器,以实 现上午和下午的分别计数，上午则LED1亮，下午则LED2亮，以此来区分上午和下午。DCD HEXB91U10A:接分丁偉!7408J7490N7490NMlM2R01RO 2I恥CI：NB11U8图3.4 60进制秒计数器实验顶理图151618QBQCQDU19U20DCD_HEXF9L Mr7490 N47 L2EOL BQU23A7408J41U217490M分进命R2Ml R北3QC 血7490N图3.5 12进制时计数器实验巫