《惠州学院2013计算机组成原理复习》由会员分享，可在线阅读，更多相关《惠州学院2013计算机组成原理复习（21页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理复习 了解：指对事物有初步的认识，包括对概念、常识的必要记忆，但不要求清楚明白其内在 规律或工作原理。理解：指对事物有比较深入地认识，不仅包括对概念、常识的记忆，而且要求清楚明白其 内在规律或工作原理，并能用自己的言语加以陈述说明。掌握：指对事物理解的基础上，能够对所学知识加以运用。第一章 计算机系统概论1.1 计算机的分类 了解计算机的分类方法。 电子计算机：电子模拟计算机（01 表示数据），电子数字计算机（电压表示数据）。 数字计算机：专用计算机，通用计算机。通用计算机：超级计算机，大型机，服务器，工作站，微型机，单片机。1.2 计算机的发展简史 了解计算机的发展简史 电子管
2、计算机（数据处理机）=晶体管计算机（工业控制机）=中小规模集成电路计算 机（小型计算机）=大规模和超大规模集成电路计算机（微型计算机）=巨大规模集成电路 计算机（单片计算机）1.3 计算机的硬件1）理解计算机硬件的组成要素（图 1.2） 控制器：人的大脑的操作控制功能运算器：人的大脑的计算功能存储器：人的大脑记忆功 能输入设备：交互接口，笔输出设备：交互接口，纸2）理解程序、指令的概念。以及存储程序和程序控制的概念。 每一个基本操作就叫做一条指令，解决问题的一串指令序列就是程序。 将指令序列存放到存储器中成为存储程序，而控制器依据存储的程序来控制全机协调地完 成计算任务叫做程序控制。1.4 计
3、算机的软件1）掌握系统软件和应用软件的概念 系统程序用于简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机 的功能及用途。（有服务性程序，语言程序，操作系统，数据库管理系统）应用程序是用户利用计算机来解决某问题而编制的程序。2）理解软件的发展演变机器语言：手编程序，目的程序=汇编语言：汇编程序=算法语言：源程序（需编译系 统或解释系统）=操作系统=数据库管理系统1.5 计算机系统的层次结构 了解计算机系统的层次结构（图 1.7） 微程序设计级（或逻辑电路级）：直接由硬件执行=一般机器级：源程序=操作系统级：操作系统=汇编语言级：汇编语言=高级语言级：编译程序第二章 运算方法和运
4、算器2.1 数据与文字的表示方法1）掌握定点数、浮点数的表示方法（例 1、例2）*定点数表示方式：0、1 分别表示正负，最左边的是符号位浮点数表示方式：N=, 32位（S+8位E+23位M）,阶码代表范围，位数代表精度，64位（S+11位E+52位M）,偏移值分别为127和1023，小数点位置不固定2）掌握数的机器码的原码、反码、补码表示方法（例 3、4、5） * 原码：符号位+绝对值 补码：正整数的原码、补码、反码相同；负整数则要取反加一。移码：e移=（e为真值）3）理解字符和字符串的表示方法 字符表示方法：二进制的七位的 IRA 码，即 ASCII 码4）掌握奇偶校验的原理和方法奇校验:
5、田田，当出现奇数个1时，C=0。2.2 定点加法、减法运算1）掌握定点补码加法和减法的运算方法*补码加法：x补+y补二x+y补补码减法：x-y补=x补-y补=x补+-y补2）掌握运算益处概念以及检测方法* 溢出：运算中出现大于字长绝对值的现象。Si检测方法：双符号位法（变形补码），单符号位法3）理解基本二进制加法/减法器电路的工作原理及其特点Cl Ai Ba减法时为A补+-B补；Si=Ai Bi Ci;Ci+1=AiBi+BiCi+CiAi=AiBi+（Ai+Bi）Ci;N位加法器延迟时间ta=2nT+9T （T为单位门延迟） 2.3定点乘法运算1） 了解不带符号阵列乘法器的算法和逻辑图r=a
6、n-吒1 ao Pnl訂 1 fJQ1 15 hci IT n *1 1-A3I-丿 J严-ihlFl:料、樂法阵列2）理解对2求补电路工作原理及带符号阵列乘法器的组成逻辑图。2.4原理：算前求补= 乘法器= 算后求补 定点除法运算1） 了解原码除法算法原理和并行除法器的算法和逻辑图1. R0, R1左移，商0第三章 内部存储器3.1 存储器概述W可揑加注，Jii哥恒儿的邂忸1）了解存储器的分类按存储介质分类：磁表面 /半导体存储器按存取方式 分类：随机/顺序存取（磁带）按读写功能分类： ROM，RAMRAM：双极型/MOSROM： MROM/PROM/EPROM/EEPROM按信息的可保存性
7、分类：永久性和非永久性的按存储器系统中的作用分类：主/辅/缓/控（h）丄駄賺惊拌艸帰苗酣2）理解存储器的分级结构高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。 主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和 数据。外存储器简称外存，它是大容量辅助存储器。3）掌握主存储器的技术指标*存储容量：一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。存取时间（存储器访问时间）：指一次读操作命令发出到该操作完成，将数据读出到数据总 线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：指连续启动两
8、次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为 ns。 存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位3.2 SRAM 存储器1）掌握 SRAM 存储器的存储特性* 存储元为锁存器，有三组信号线（地址线，数据线，控制线）2）理解基本 SRAM 的逻辑结构 双译码方式，存储体，地址译码器，读与写的互锁逻辑地址X弃敦迪址X3）了解SRAM的读/写周期波形图（时序图）胞扯二r/aw cm） 1ST 砒妳 IiI-阎谄周期（矶届I3.3 DRAM存储器1）掌握DRAM存储器的存储特性*它具有两个稳定的状态。而DRAM存储器的存储位SRAM存储器的存
9、储位元是一个触发器，元是由一个 MOS 晶体管和电容器组成的记忆电路2）理解 DRAM 芯片的逻辑结构（aj件脚图小遐辑姑岡图3）理解DRAM刷新技术集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。分散式刷新:每一行的刷新插入到正常的读/写周期之中。4）掌握存储器容量的扩展字长位数扩展，子存储容量扩展，存储器模块条3.4 只读存储器和闪速存储器了解常见只读存储器的种类及其特性 掩模ROM:掩模ROM实际上是一个存储内容固定的ROM,由生产厂家提供产品。可编程ROM: 用户后写入内容，有些可以多次写入。 一次性编程的PROM，多次编程的EPROM和E2PROM3.5 并行存储器1）了解双
10、端口存储器的特性 双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。2）理解多模交叉存储器的编址特点及其特性 一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如何安排，有两种方式:一种是顺序方式，一种是交叉方式顺序方式:某个模块进行存取时，其他模块不工作，优点是某一模块出现故障时，其他模 块可以照常工作，通过增添模块来扩充存储器容量比较方便。缺点是各模块串行工作，存储器 的带宽受到了限制。交叉方式:连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。优点 是对连续字的成块传送可
11、实现多模块流水式并行存取，大大提高存储器的带宽。使用场合为成 批数据读取。3.6 Cahe 存储器1）掌握Cache的功能，理解Cache的基本原理*功能:解决 CPU 和主存之间的速度不匹配问题 基本原理:地址映射；替换策略；写一致 性；性能评价。cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。主存容量配置几 百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快 了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速， 包括管理在内的全部功能由硬件实现，因而对程序员是透明的。Cache的设计依据
12、:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。CPU 与Cache之间的数据传送是以字为单位，主存与Cache之间的数据传送是以块为单位CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在 Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与 此同时，把含有这个字的整个数据块从主存读出送到cache中。2）掌握Cache命中率h、平均访问时间ta及访问效率e的计算方法*ah=Nc/ （Nc+Nm） ； Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数 ta=h*tc+（1-h） tm;
13、tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间 e二tc/ta二=1/（r+（1-r）h） ； r=tm/tc 表示主存慢于 cache 的倍率3）理解主存与 Cache 的地址映射方法 全相联映射方式:将地址分为两部分（块号和字），在内存块写入 Cache 时，同时写入块号标记；CPU给出访问地址后，也将地址分为两部分（块号和字），比较电路块号与Cache 表 中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU直接访问内 存，并将被访问内存的相对应块写入 Cache。特点:冲突概率小， Cache 的利用高。比较器难实现，需要一个访问速度很快代价高
14、的相 联存储器。应用场合：适用于小容量的 Cache 直接映射方式（一对多）：利用行号选择相应 行；把行标记与CPU访问地址进行比较，相同表示命中，访问Cache;如果没有命中，访问内 存，并将相应块写入 Cache。特点：比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。冲突概率高（抖动）。应用场合：适合大容量 Cache。组相联映射方式：前两者的组合。4）了解 Cache 替换策略及写操作策略替换策略：LFU （最不经常使用）：被访问的行计数器增加1,换值小的行，不能反映近期 cache 的访问情况，LRU （近期最少使用）：被访问的行计数器置0,其他的计数器增加1,换值大的行，符合 cache 的工作原理随机替换：随机替换策略实际上是不要什么算法,从特定的行位置中随机地选取一行换出 即可。这种策略在硬件上容易实现,且速度也比前两种策略快。缺点是随意换出的数据很可能 马上又要使用，从而降低命中率和cache工作效率。但这个不足随着cache容量增大而减小。 随机替换策略的功效只是稍逊于前两种策略。写操作策略：写回法：换出时,对行的修改位进行判断,决定是写回还是舍掉。全写法：写命中时, Cache与内存一起写写一次法：与写回法一致,但是第一次
