《PCB的EMC设计规范_公司》由会员分享，可在线阅读，更多相关《PCB的EMC设计规范_公司（29页珍藏版）》请在金锄头文库上搜索。
1、Q/ZX深圳市中兴通讯股份有限公司企业标准(设计技术标准)- 印制电路板设计规范EMC要求2005-07-29 发布 实施深圳市中兴通讯股份有限公司 发 布目 次1范围12规范性引用文件13术语和定义14标准维护办法45信号完整性（SI）设计要求45.1时钟电路的拓扑选择45.2总线SI设计要求55.3信号线通用设计要求66PCB布局设计要求86.1通用器件布局要求86.2时钟器件布局116.3接口器件布局要求116.4电源的布局要求137PCB布线设计要求157.1通用布线设计要求157.2时钟电路的布线177.3接口电路的布线197.4电源的布线要求218电源完整性（PI）设计要求228.
2、1叠层设计228.2信号线的参考平面238.3多种电源的分割238.4平面的滤波248.5接口电路的平面分割259PCB后处理设计要求279.1屏蔽过孔与边缘辐射控制279.2信号回流路径检查289.3走线优化28前 言为了提高产品的EMC设计水平，在单板信号分析及PCB设计阶段，解决各种PCB设计过程中由于信号完整性、电源完整性引发的EMC问题，确保单板EMC设计质量，进而保证系统的EMC与可靠性满足设计要求，特编制本标准。本标准用于单板的信号分析与PCB设计过程中，是信号分析工程师、互连设计工程师，在单板的EMC设计中的参照标准，也是PCB可靠性工程师完成PCB设计检查及硬件工程师、可靠性
3、工程师完成PCB可靠性评审的依据。本标准由“EMC仿真的应用与推广团队”提出，技术中心技术管理部归口。本标准适用于中兴通讯公司范围内，应用在单板硬件EDA统一设计流程中，是一个强制性标准。本规范起草部门：康讯研究所EDA设计部本规范主要起草人：双琳娜、虞学犬、唐星海、朱顺临主要评审人员：高云航、熊英、庞健、李军、田昊、王阿明、李连廷、俞延风、唐果、贾威等本标准于2005年8月首次发布。I EDA设计部内部试用版本印刷电路板设计规范EMC要求 1 范围本标准规定了公司产品在信号分析与PCB设计阶段的EMC设计。本标准适用于EMC相关的需求分析人员、系统设计人员、详细设计人员和评审人员。2 规范性
4、引用文件在下面所引用的文件中，对于企业标准部分没有写出年代号，使用时应以网上发布的最新标准为有效版本。Q/ZX 23.020.3 可靠性设计要求EMC设计20050715 印制电路板设计规范EDA设计部PCB Check List3 术语和定义下列术语和定义适用于本标准。3.1 电磁环境 electromagnetic environment存在于给定场所的所有电磁现象的总和。 3.2 电磁干扰 electromagnetic interference (EMI)电磁骚扰引起的设备、传输通道或系统性能的下降。PCB的EMI指PCB发出的杂散能量或外部进入电路板的杂散能量，它包括：传导型(低频)
5、EMI、辐射型(高频)EMI、ESD(静电放电)或雷电引起的EMI。传导型和辐射型EMI具有差模和共模表现形式。3.3 电磁兼容性 electromagnetic compatibility (EMC)设备或系统在其电磁环境中能正常工作，且不对该环境中任何事物构成不能承受的电磁骚扰的能力。3.4 传输线（Transmission）传输线是指任一信号的连线及其到地或到电源的回路。3.5 反射（Reflection）传输线上的反射是一种“回音”。当信号的能量沿传输线传送时，由于阻抗的不匹配，有部分能量返回。3.6 信号完整性（Signal Integrity）信号完整性是指传输系统在信号的传输过程
6、中保持信号的时域和频域特性的能力。信号具有好的信号完整性指信号能够按照时序要求定时到达，同时具有较好的信号质量（波形）。3.7 PCB寄生参数 PCB上的每一条布线及其返回路径可以用三个基本模型来描述，即电阻、电容和电感。在EMI和阻抗控制中，电容和电感的作用很大。3.8 阻抗 导线和回路之间的阻抗以及一对电源回路之间的阻抗，是导线及其回路或电源回路之间电感和电容的函数，阻抗Zo等于L/C的平方根。3.9 回流路径 每个电路都存在一个闭环回路，当电流从一个器件流入另一个器件，在导线上就会产生大小相同的回流，从而构成闭合回路。在PCB上，当信号流过导线，如果信号频率低(最多几百Hz)，回路电流就
7、会沿着阻抗最小的路径，通常是最短且/或最宽的路径，流回到发送信号的器件。一旦信号频率超过几百kHz(但还在低频范围内)，回流信号就会与信号源发送的信号产生电场和磁场的耦合作用。3.10 旁路电容 产生一个交流分路，从而消去进入易感区的那些不需要的能量。通常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470F范围内。3.11 去耦电容提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。3.12 过冲 ( Overshoot )超出稳态电压的绝对摆动电压值。如果这个电压值超出接收端的输入电压范围，有可能会损坏器件。3.13 噪
8、声Noise 线路或系统中，除所用信号之外的所有电磁信号或能量。通常噪声无法完全去除，仅能将之减弱，使之产生的干扰最小。3.14 接地Grounding接地提供一个等电位的点或面，使系统或线路有一参考电压，而此等电位的点或面并不一定是地电位。若该等电位的点或面经由一低阻抗的通路而与大地相连，则称为地电位（Earth Potential）。接地是为了在电路和某些基准点之间建立良好的电气通路，为所有的信号提供一个公共的参考电平，以及防止因设备带电对人员造成电击危害。对设备产生干扰与危害。3.15 工作地 Signal Grounding系统内电路电源的电流回路地，即信号回路的电位基准点，通常可分为
9、数字地与模拟地。3.16 滤波Filtering滤波就是让需要的信号顺利通过，而阻止其它不需要的信号进入线路、装备或系统中。3.17 静电放电 electrostatic discharge（ESD）具有不同静电电位的物体在接近或通过直接接触时，发生的电荷转移。3.18 3W原则3W原则是指两根印制线的中心距大于等于3倍印制线的宽度时，即线间距是2倍线的宽度，可以有效地减少信号之间的耦合，使信号有较“干净”的回流路径。3.19 耦合电路间的相互作用，在电路间传递能量。3.20 串扰串扰是信号线间的耦合，由互感和互容引起的线上噪声。3.21 差模辐射差模辐射是由闭合环路中的电流（即所谓差模电流）
10、引起的，辐射的强度与环的面积、电流的大小及频率的平方成正比。3.22 共模辐射共模辐射是由寄生效应，如地线层、电源层或电缆上的感应电流（即所谓共模电流）引起的，共模辐射与一个单极天线类似，辐射的强度与单位线长中的电流和频率有关，但对方向不敏感。3.23 EMC实验标准依据CISPR22及EN55022标准，设备分两个等级：Class A和Class B，Class A用于工业或商业环境，Class B用于家用居住环境。每一种等级都有传导发射和辐射发射限制值。等级类型频率范围（MHz）限值Class A传导发射0.15 0.579 dBuV 准峰值66 dBuV 平均值0.5 3073 dBuV
11、 准峰值60 dBuV 平均值辐射发射30 23040 dBuV/m 10 m 准峰值230 100047 dBuV/m 10 m准峰值Class B传导发射0.15 0.566 56 dBuV 准峰值56 46 dBuV 平均值0.5 556 dBuV 准峰值46 dBuV 平均值5 3060 dBuV 准峰值50 dBuV 平均值辐射发射30 23030 dBuV/m 10 m准峰值230 100037 dBuV/m 10 m准峰值对于辐射发射，如果用3m场法测试，则在相应值上加10 dBuV/m4 标准维护办法本标准根据设计经验累积、技术不断更新扩充等相关因素，不定期进行修订，并与公司印
12、制电路板设计相关规范同步更新。5 信号完整性（SI）设计要求5.1 时钟电路的拓扑选择当驱动端、传输线和接收端的阻抗不一致时，会引起传输信号的反射和阻尼振荡，这些过剩的射频能量会辐射或影响到电路的其它部分，引起EMI问题。对信号进行端接匹配有助于减少这些负面效应。5.1.1 源端匹配 在进行源端匹配时，匹配电阻应尽量靠近驱动端放置，点对点的拓扑结构缺省值为47，如图1所示。在系统的EMC设计中，可以在兼顾时序和信号完整性的前提下，通过板级SI和时序仿真，扫描并选择合适的阻值最大限度地对时钟信号进行限流限压，从而最大程度地减小时钟信号的电磁辐射。图1：源端匹配 为了减少时钟信号辐射的高频能量，可
13、以采取一些简单的阻容低通滤波措施来降缓时钟沿。如图2所示，R1与R2的缺省值为22，C1的缺省值为15pf。同样的，针对具体情况也需要通过仿真分析来确定阻容的数值。图2：源端匹配电容滤波 点到两点可采用如图3所示的低通滤波结构。电阻值缺省为18，电容缺省值为15pf。在具体应用中，最好通过仿真扫描在兼顾时序和信号完整性的情况下确定阻值和容值。图3：点到多点源端匹配电容滤波5.1.2 终端上下拉匹配在对相位没有严格要求的情况下，一拖三以上的结构可以采用终端上下拉匹配的端接方式以改善信号完整性，如图4所示。图4：终端上下拉匹配5.2 总线SI设计要求5.2.1 芯片选择对于可编程的总线输出芯片，建
14、议通过软件编程控制边沿的斜率。对于不可编程的芯片，可采用与时钟信号类似的办法，虽然给每根总线都并电容的可能性不大，但通过增大驱动输出的阻抗同样可以降缓信号的上升沿和过冲。5.2.2 端接匹配 SSRAM、SDRAM等存储器驱动能力较强，容易形成较大过冲，长期工作容易损坏接收器件并产生严重EMI问题。可以通过提取拓扑仿真以采取适当的匹配措施，或者直接在数据的输入输出端串接电阻降低信号幅值，解决存储器与控制器之间的过冲问题。在内存芯片附近应加匹配电阻，点对点拓扑情况下阻值缺省为47，与源端芯片的距离小于600mil，如图5所示。图5：SSRAM/SDRAM源端匹配 非内存芯片端的匹配电阻是否需要应由仿真决定。5.2.3 驱动设计 尽量选用驱动能力小的器件，否则会有能量过剩的问题，需要采取一些措施去消耗这些能量，如：串加阻尼电阻等。 对于驱动能力可编程的芯片应该选择合适的驱动能力， 一般PCI总线如果所带负载很少，PCI
