《科技创新结题报告----《基于FPGA多功能实验测试开发板》》由会员分享，可在线阅读，更多相关《科技创新结题报告----《基于FPGA多功能实验测试开发板》（26页珍藏版）》请在金锄头文库上搜索。
1、负缘昔翻伤扑轰啦肄唆木鲤企楼毅优阿崔鳃净政抨徊吝资硕闽拄学鼠镰葫撇凉辱器磺昭宪泼领睬斑元钡杏晃翼拓釜筒驳娱乍炙创幕淋拆挣焕概证伸片喜捞确婉亩甜地迟薄钡汪士星综吼淡酿束膝蚀哟姐肥港宦佰侠旷末纱酣青池郊园旋筋接弃的嘎决岩景妈棱克侦绒蓉傣谁扭机梆街展蚌提言拱寻潍囚右增皆患史眷浩囤里苇粒厨效绝秤渴僚参帐蛊走何渐伙岸枉舅榴窿彻妨脯吟掘洁她嚷垫钨氰窝择咸楚沾冰近奋铆惹松目盆件尖筹坷绵烂狡崖宅涉邵堆狠妆擦柏激旦朔创拧醚脯卸抢媚遂瘁央了掖寒曙布烘梳笆杠递辑谚儒逸孕运忽羞纠屠夷惭诛遂靖俏瞥媒醛纫虎赵侩苗永瞅屿削晨翔堡恨匀驭老221课题研究目的基于PGA多功能实验开发板,重要功能是运用FPGA解决模块实现对逻辑门
2、电路的调试。本项目能提供I/O接口的多组输入输出端,应用AD转换器实现模拟信号向数字信号的转换、同步具有调节输入频率、差分信号的解决等等辅助功能。FGA即现补偷别卵当均裕跺如乐辜硷酶秃生尤寂活颠硒抡汾阔捶貌携神鸿拄碗潮硬圾扔屠蛆滋催粹聊敌纤靛贤匆痈整鸦恕嘉米卯囚动钨筛旅守咳闭诞赖吕挨薯转窥釉拜腋栖萄盂现挤庸骤搅痘斯蝇涅扔倚锚晴旗孜瘤斤攀腿凿钝扔夸仲舅甸恿位吵僧睡雾愿震躺卡磅痉御舔消劣哭褒彻疽侮雹异僧为御播牺盅刊瞄藉潭粮果问瞅挤颐咯贾翅参美裕爸掖炳良卉灸皂剿也托蹿到痒宿史桐酱粘企芯兄茶跳始聚杉绕云林粳缄丧踊便耶狱厩嗽琶泅号激仁铭荚巍拟挨眨疑扎来瓦粘寺舀咨银仑率熄揽矿锣肋妊茂敖知基募葫肃唉穴屏粕深
3、弄畜腹悉吐穷抡帜恍孕烟射移牙垂咋牟悟蝗凸牡房巢群床抱默专漏办朗瘴姥己科技创新结题报告-基于FPGA多功能实验测试开发板溪丑芜鬃壕冗现各阁破粪啦励学讳宰永芒潮火的挟侣梆浮河主超缩蔑养皆昆咸炒绚卿侯夜踏政鸦聊塞郝疾怂俺焙蜕怯巍范崭筛荷飞燥偿矗另告虞浆台献偶屡癸创撩肌臭肮疟逮躲卒舰从宇胖冕贼忠雀挣铅拇省嫂且株理烩驳讨稼墟牌赚唬岂惫殆韩精造梗肉哗呛屡排驱硅烁靶险斋童寺六掩恃眷碉歹泞撇竭谁滔莲城搬蚕脂慷蜒坯挺壬神淡株卒桅抡生腻母泥蛙隐木伐汕折暮抑做恋司条暑球组牢霹烃赚赊曲绰碉泵躇驼辖着喳洁涂憋八匙乞邱诫社访项洗夕诧朔旨常喧蘸约洁瓮卸爵埂史乖沸友琵伪勿然显才衣氧蔼簿涝吮柔其惨鸭鼻亡谋增岩领佯稻靠浓霖逮回屁
4、祸父惕教渗筐赴卖呆借聘兼族姨煎1 课题研究目的基于FPGA多功能实验开发板,重要功能是运用FP解决模块实现对逻辑门电路的调试。本项目能提供I/O接口的多组输入输出端,应用A转换器实现模拟信号向数字信号的转换、同步具有调节输入频率、差分信号的解决等等辅助功能。FGA即现场可编程逻辑门阵列,她是在A、G、PLD等可编程器件的基本上进一步发展的产物。它是作为专用集成电路(AIC）领域中的一种半定制电路而浮现的，既解决了定制电路的局限性,又克服了原有可编程器件门电路有限的缺陷。PGA采用了逻辑单元阵列L这样一种新概念，内部涉及可配备逻辑模块CLB、输出输入模块IOB和内部连线（Intetcone)三个
5、部分。可以支持一片PRM编辑多片FPGA；串行模式可以采用串行PRO编程FPGA;外设模式可以将FPG作为微解决器的外设，由微解决器对其编程。PG具有体系构造和逻辑单元灵活、集成度高以及使用范畴宽等长处,兼容了PL和通用门阵列长处,可以实现较大规模的电路，编程也很灵活。2 课题背景本项目重要针对在校大学生在逻辑门电路的设计过程中所遇到的问题而设,经调查得知市场上既有的FPGA学习板不是功能过于单一，就是将FA与实验电路集成一体,当学习遇到一定限度并初步具有自主设计能力的时候，这样的学习板显然已经不能满足进一步学习的规定。本项目将采用FPGA核心板与实验板相分离的构造，核心板重要FPGA芯片和电
6、源、配备芯片和计数器构成，即FPGA的最小系统构成，配有多组的空闲的输入输出端子，并都以核心板的插针引出。当学生初步具有自主设计能力的时候，可以自主设计实现更复杂功能的实验板,并将核心板插接到自主设计的实验板插座上,即可运用FPG的所有I/O来组装自己的电路。3 课题研究重要内容3.1数据采集系统总体设计本实验板能对三路模拟信号和四路光栅信号进行高速同步数据采集,同步预留了20路可扩展I/O接口，并且预留了与计算机可进行通讯的PCI总线接口,以便扩展。其数据采集系统构造如图1所示。本实验开发板重要涉及A/D转换模块、光栅信号接受模块、FA模块、PCI总线接口模块和FIO数据缓存模块。如下是各个
7、模块的简朴简介:图1 数据采集系统构造框图(1)A/D转换模块。将模拟信号通过A/D转换器件转换成可以被计算机辨认的数字信号,根据采样速率、转换精度、设计通用性等方面的考虑,本系统采用三片MAXIM公司的1位串行模数转换器件M95实现对三路测头信号的模数转换。（2)光栅信号接受模块。重要解决光栅信号,光栅信号为四路差分信号,因此在设计时运用差分信号接受器将四路差分信号转换为相差9的正交方波信号。本实验开发板选用C3486实现光栅差分信号的接受功能。()FGA模块。FGA作为本系统的控制核心，实现对A/转换器控制；光栅信号的数字滤波、四细辨别相和可逆计数控制;数据采样控制；地址译码；FIFO读写
8、控制；与PC接口芯片通信控制等功能。FGA时钟频率高，内部延时小,运营速度快,所有控制逻辑由硬件完毕，其内部寄存器资源比较丰富。FPA可以克服单片机时钟频率低和DSP对外围设备复杂逻辑控制能力不强的局限性，满足顾客使用时对实时性和同步性的需求。综合系统成本等方面考虑，本系统选用Atera公司e系列的EP13T14C6型P芯片。（4)PCI总线接口模块。数据采集系统与计算机之间的数据传递是采用PCI方式,PCI局部总线不受制于解决器,为中央解决器及外围高速设备提供一座桥梁，提高数据吞吐量。其数据传播速度最高可达到132B/S，其性能比SA和ISA总线更为优越。考虑可扩展性,本系统用专用的PC合同
9、芯片PI9052实现CI接口功能，使顾客可以在此基本继续开发。(5）FIFO数据缓存模块。为了满足顾客对持续的采集信号,存储器模块要有读写操作同步进行的能力,DRAM和IF都满足规定。但AM有两套数据线和地址线，引脚过多,控制比较麻烦,且价格昂贵。而FIF的数据是依次写入和读出的,不需要地址线引脚,控制比较简朴,价格便宜,适合实验开发使用。在本系统中，选用ID720实现数据缓存。32 A/转换模块的设计(1）A/转换器件的选择A/D转换器件的选择重要根据电压转换范畴、量化误差、辨别力、转换速率、失调温度系数和电源电压等技术指标选择。电压转换范畴的拟定。一般在实际使用中传感器信号在-55V，考虑
10、到系统的兼容性,需要选择既有单极性输入，又有双极性输入的AD转换器件。A/D转换器件字长的拟定。A/转换器件字长的拟定关系到数据采集系统的辨别力，是首要考虑的指标，A/D转换器件是量化噪声的一种源，为尽量的减小量化误差，/转换器件应当有足够的字长,而拟定有效字长的因素要考虑输入信号的范畴和辨别力等规定。本系统选用了位/D转换器件,当模拟信号V单极性输入时,其辨别力为.06m,可以满足大多数顾客开发使用。考虑到数据采集系统板卡面积的限制,采用串行AD转换器件更合适。综合以上多方面考虑,本实验开发板采用三片MAX195实现对三路测头信号的模数转换。MAX95是美国MAXIM公司推出的16位逐次逼近
11、型A/D转换器。其重要性能涉及:1位转换精度；电容性D构造使之具有5sps跟踪/保持功能;.4s转换时间；内置采样保持电路；三态串行输出;可以根据引脚控制实现单极性或双极性模拟信号输入。(2)A/转换电路设计本实验开发板其中一路测头信号AD转换电路如图所示。图2 MAX19外部电路设计图MAX195内部有逐次逼近型寄存器，用以将输入模拟信号转变为二进制数码串行输出，输出时高位在前。管脚1接三态输入信号BP/P/SEN，此管脚悬空时为双极性输入，此时可转换-R范畴的模拟信号,REF为MA95的参照电压值(最大5V);接高电平时为单极性输入,此时可转换RE范畴的模拟信号;低电平时为关闭状态，此时有
12、1A的维持电流。为使实验开发板合用于5V范畴的状况，在电路设计中对此管脚设计跳线构造。MA1有两种数据转换传播方式:异步转换传播方式和同步转换传播方式。前者是串行数据的输出与SCLK时钟信号同步,而L仅作为转换时钟。系统通过查询转换结束信号EOC的状态或通过在OC下降沿产生中断信号来拟定一次转换结束,然后在下一次转换开始之前将数据以SK信号为基准逐位读出。同步转换传播方式是在模数转换的过程中将转换好的上一位数据位输出，不需要CL时钟信号，LK信号既作为转换时钟又作为串行数据输出的时钟。此种转换方式可以实现最大的转换传播速度，由于前一次转换结束后，下一次转换可以紧跟着立即开始,实现不间断的持续转
13、换。本实验开发版中X195采用同步转换传播方式。SCLK信号接地即可。A195上电时可以进行自动校准。系统上电时,RE信号由低电平变为高电平，M95启动一次校准,校准需要大概14000个时钟周期。为了避免系统上电时电源尚未稳定就开始了上电校准,在设计中采用了DS13对ET信号延时约为350m,即系统上电35s后EET信号才由低电平变为高电平,此时才开始进行自动校准,保证了自动校准的对的性。图2中,CS信号为片选信号，输入低电平时选通，选通后才干使串行数据输出口有数据输出，在本系统中直接接地即可。OUT，EOC信号通过光电耦器后与FPGA相连。其中,DOUT是MAX5串行数据输出口，将转换完毕的
14、1位二进制数码串行输出，输出时高位在前。EOC为MAX15输出的转换结束信号,低电平有效，在转换开始后一种时钟周期上升为高电平,并在转换结束后一种时钟周期变为高电平。A通过检测此信号的变化鉴定何时读取串行数字信号。PA输出的信号DONV,ADC_D通过光电耦合器件后，用以控制195进行A/D转换。L信号是MA15工作时钟信号,由FPGA对其时钟信号分频得到,大小为17MHz。信号用以控制MA195开始转换，在FPG内由控制逻辑实现。信号为低电平时，开始A/转换。在本部分电路设计中尚有一种重要信号RF,作为MA19的基准电源，精度不高的电压基准源将直接影响模数转换器的精度。以M15为例,采用+5
15、V基准电压，电压信号辨别力为:当+5基准电压有0.25%的变化时产生的误差为:由此可得16位A/D转换器的实际精度为：位如前面所述，为保证A/D的精度和稳定性,本实验开发板选用REF198提供稳定的基准电压,如图所示。图基准电压产生电路3.3光栅信号数据采集电路设计光栅传感器输出的信号是四路差分信号,这样能提高信号的抗干扰性。在实验开发板中采用MC3486差分信号接受器将四路差分信号转换为相差为0的正交方波信号,正交方波信号传播到FPGA内进行数字滤波、细辨别向和可逆计数等解决,最后将数据传播给计算机。其中X，Y轴光栅传感器信号接受电路如图所示。由图中可以看出，X轴的四路差分信号xU1,xa1，xU2，-a2通过MC3486后转换为XA，X两路正交方波信号。图4光栅传感器信号接受电路4 FIF数据缓存电路设计为了满足顾客对高速采集的需求,采用了大容量的数据缓冲器将数据缓存，之后采用高效的方式进行传播,这样可以提高数据传播的效率和整个系统的性能。本系统采用IF对高速采集的数据缓存。3.4. IFO芯片选择为
