课程设计时序比较器

上传人:壹****1 文档编号:473046819 上传时间:2022-09-30 格式:DOC 页数:21 大小:4.26MB
返回 下载 相关 举报
课程设计时序比较器_第1页
第1页 / 共21页
课程设计时序比较器_第2页
第2页 / 共21页
课程设计时序比较器_第3页
第3页 / 共21页
课程设计时序比较器_第4页
第4页 / 共21页
课程设计时序比较器_第5页
第5页 / 共21页
点击查看更多>>
资源描述

《课程设计时序比较器》由会员分享,可在线阅读,更多相关《课程设计时序比较器(21页珍藏版)》请在金锄头文库上搜索。

1、目录第一章 技术指标1.1整体功能描述1.2系统结构要求1.3电气指标1.4扩展指标1.5设计条件第二章 整体电路设计2.1设计原理2.1.1数据处理器的功能2.1.2控制器的功能2.1.3显示电路2.2建立算法流程图和ASM图.2.2.1算法流程图2.2.2 ASM图2.3 建立处理器明细表2.3.1分析2.3.2比较器2.3.3数据选择器2.3.4译码显示电路2.3.5分频器2.4控制器设计2.5定时器2.6秒信号产生电路第三章 测试与调试 3.1处理器3.2控制器3.3总图 3.4实物图第四章 试验小结和心得体会第一章 技术指标1.1整体功能描述 现代工业控制和微机系统中离不开数据处理器

2、。时序比较器是数据处理器的一个部分,它能将输入的8421BCD码存储并进行比较,最终以十进制数显示其大小。时序比较器的功能是,用同一组输入端口分两次送入两组数据,经过比较显示出数值大的一组数据值。 1.2系统结构要求:时序比较器的总体结构框图如下图: RESET:开机后按复位键,低电平有效,整个系统复位。AJ:当一组数据(X3X0)设置完毕后,按“确认”键后,输入的这组数据有效。Y1:Y1常亮,要求输入第一组数据,若闪亮,则为第一组数据为大数。Y2:Y2常亮,要求输入第二组数据,若闪亮,则为第二组数据为大数。D3D0:较大数输出端,驱动显示十进制数。1.3电气指标(1)数据输入采用并行送数,系

3、统先后收到两组8421BCD码后比较其大小,将大数输出,用十进制数显示出来。(2)显示时间5S10S,显示结束电路自动清零,进入初始状态。(3)仅在开机后人工操作RESET开关,使RESET=0整机清零,整机立即进入工作状态;LED1点亮表示允许输入第一组数据Xa。(4)按一次AJ键,表示输入一脉冲信号,Xa被确认后LED2点亮,表示允许输入第二组数据Xa。(5)再按一次AJ键,Xb被确认,电路立即比较大小,输出显示大数。(6)对比较结果:XaXb ,Xa=Xb 或 XaXb 时,LED1闪亮; XaXb 时,LED2闪亮;Xa=Xb 时,两灯交替闪亮。(7)系统设计要求采用ASM图法。1.4

4、扩展指标 以串行方式从同一输入端口先后输入两组M4的序列码,每输入完一组按一次确认键,比较前后两组序列码码值的大小,并显示出大数值。序列码中后面的码值高于前面的码值。1.5设计条件电源条件,直流稳压电源输出+5V。第二章 整体电路设计2.1设计原理2.1.1数据处理器的功能(1)输入数据进行寄存,比较数据大小,选择比较结果。(2)大数送显示寄存器,通过译码器显示大数。同时比较器将结果送组合电路驱动两只发光二极管。2.1.2控制器的功能(1)开机后接收RESET键的复位信号,使控制器处于初始状态。(2)确认按键送来的单脉冲信号使控制器由初始状态进入工作状态。(3)控制器根据自身工作状态来控制数据

5、寄存器,接收输入数据和将寄存器中的数据比较结果显示出来。2.1.3显示电路 显示电路二十进制译码器电路输入数据为二进制码,显示为十进制数。二进制码转换为十进制数的电路,需要加修正电路,列出二十进制数转换的真值表,找出其修正电路的特点。十进制数转换的真值表,找出其修正电路的特点。其参考电路见“课题十六 数字式电缆对线器”中的“二、电路设计提示”。2.2建立算法流程图和ASM图2.2.1算法流程图2.2.2 ASM图2.3 建立处理器明细表2.3.1寄存器(1)A寄存器的功能1.保持、置数和清零。根据分析A寄存器的功能,选取74194芯片实现其三个功能比较器。从74194功能表可知,它有两个功能控

6、制端M1M0,即:功能控制端的功能表如表3所示。同时74194芯片清零为异步清零。2.A寄存器的控制信号:RESET 74194 清零 M1 M0 SET Xa 1 1 所以 M1M0=SET Xa CR = RESET+T03. 电路图:4. 仿真:5. 结论:电路仿真结果完全符合设计要求。(2) B寄存器的功能1.从处理器明细表可知有3个功能:清零、保持和置数。同样采用74194实现。则M1=M0=SET Xb, CR=RESET+T02.电路图:3.仿真: 4.结论:电路仿真结果完全符合设计要求。2.3.2比较器a. 选择7485芯片b. 1.(A=B)i=1 , (AB)i=0 ; 2

7、.A3A0 接A寄存器的Q3Q0 ;3.B3B0 接B寄存器的Q3Q0 ; 4.输出FAB、FAB、FA=B ; A3A0= B3B0 ,则FA=B =1, FAB=FAB=0 A3A0 B3B0 ,则FAB =1,FA=B =FAB=0A3A0 B3B0 ,则FAB =1,FA=B =FAB=0c.电路图:d.仿真:e.结论:电路仿真结果完全符合设计要求。2.3.3数据选择器根据题目技术要求选出大数,即从A和B两数中选出大数。可选用二选一数据选择器。由于A和B为四位而二进制数,则选用74157 四个二选一数据选择器。(1)二选一数据选择器的地址控制端和数据端连接。从ASM图和处理器明细表可知

8、,输出端输出大数,地址A端连接到FAB。 数据端D1接B寄存器的Q端; 数据端D0接A寄存器的Q端当A=FAB=1时,选择D1数据输出(Y=B,B为大数)。当A=FAB=0时, AB,选择D0数据输出(Y=A,A为大数) A= B,选择D0数据输出(Y=A,选A输出)(2)二选一数据选择器的使能端控制命令 当E=1,Y=0时,数据选择器不工作; 当E=0,Y输出取决于地址A。因此,从ASM图和处理器明细表可知:E=T3 当T3=0时,E=1,Y=0时,数据选择器不工作;当T3=1时,E=0,数据选择器工作。(3) 电路图:(4) 仿真:(5) 结论:电路仿真结果完全符合设计要求。2.3.4译码

9、显示电路1. 显示管:共阴极2. 译码管:方案选择用VHDL硬件描述语言描述,编译成所需的逻辑器件.(连线方便,效率高)3. 电路图:4仿真4. 结论:电路仿真结果完全符合设计要求。2.3.5分频器1. 利用555产生100Hz时钟信号,通过74160分频可获的1Hz时钟信号。2. 电路图:3. 仿真:4. 结论:电路仿真结果完全符合设计要求。2.4控制器设计 控制器采用每态一个D触发器实现。由于ASM图中有四个状态,所以需要4个D触发实验中使用GAL16V8,所以以上内容可以通过编程烧到GAL16V8中,有利于电路的集成。代码如下:| PIN 1,2,3,4=CP,RESET,AJ,8S;|

10、 PIN 19,18,17,16,13,12 =T0,T1,T2,T3,L1,L2;| T0.D=T3&8S#!RESET;| T1.D=(T0#T1&!AJ)&RESET;| T2.D=(T1&AJ#T2&!AJ)&RESET;| T3.D=(T2&AJ#T3&!8S)&RESET;| L1=T3&!8S&F1&CP#T3&!8S&!F1&F2&CP#T1; L2=T3&!8S&!F2&!F1&CP#T3&!F1&!8S&F2&!CP#T2;2.5定时器(74161一片)电路图: 2.6秒信号产生电路 第三章 测试与调试 3.1处理器3.1.1处理器=A寄存器+B寄存器+CNT寄存器+MUX

11、数据选择器+比较器3.1.2仿真图分析:1. RESET=1,T1=T2=T3=0,置数器清零2. RESET=0,T1=1,T2=T3=0,X3-X0=0110,置数A,GG=13. RESET=0,T2=1,T1=T3=0,X3-X0=1000,置数B,LL=14. RESET=0,T3=1,T1=T2=0,置数器比较,A-G输出大数11111111(8),CNT=8时全部清零3.1.3结论:以上电路仿真结果完全符合设计要求。3.2控制器3.2.1控制器=控制器+LED1+LED23.2.2仿真:1. AJ=0,T1=1,T2=T3=0,LED1=1,置数A2. AJ=1,T2=1,T1=T3=0,LED1=1,置数B3. AJ=1,T3=1,T2=T3=0,LED1,LED2交替闪烁,比较结果:A=B4. CNT8=1,回到状态11.RESET=1,清零2.AJ=0,T1=1,T2=T3=0,LED1=1,置数A3.AJ=1,T2=1,T1=T3=0,LED1=1,置数B4.AJ=1,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号