MF-RC500中文版

上传人:新** 文档编号:470376214 上传时间:2022-08-11 格式:DOC 页数:81 大小:1.65MB
返回 下载 相关 举报
MF-RC500中文版_第1页
第1页 / 共81页
MF-RC500中文版_第2页
第2页 / 共81页
MF-RC500中文版_第3页
第3页 / 共81页
MF-RC500中文版_第4页
第4页 / 共81页
MF-RC500中文版_第5页
第5页 / 共81页
点击查看更多>>
资源描述

《MF-RC500中文版》由会员分享,可在线阅读,更多相关《MF-RC500中文版(81页珍藏版)》请在金锄头文库上搜索。

1、MF RC500-高集成ISO14443A读卡芯片1 通用信息1.1 范围该文档讲述了MF RC500的功能。包括功能及电气规格,并给出了如何从系统和硬件的角度使用该芯片进行设计的细节。1.2 概述MF RC500是应用于13.56MHz非接触式通信中高集成读卡IC系列中的一员。该读卡IC系列利用了先进的调制和解调概念,完全集成了在13.56MHz下所有类型的被动非接触式通信方式和协议。MF RC500支持ISO14443A所有的层。内部的发送器部分不需要增加有源电路就能够直接驱动近操作距离的天线(可达100mm)。接收器部分提供一个坚固而有效的解调和解码电路,用于ISO14443A兼容的应答

2、器信号。数字部分处理ISO14443A帧和错误检测(奇偶CRC)。此外,它还支持快速CRYPTO1加密算法用于验证MIFARE系列产品。方便的并行接口可直接连接到任何8位微处理器,这样给读卡器/终端的设计提供了极大的灵活性。1.3 特性 高集成度模拟电路用于卡应答的解调和解码。 缓冲输出驱动器使用最少数目的外部元件连接到天线 近距离操作(可达100mm) 支持MIFARE双接口卡IC和ISO14443A14部分 加密并保护内部非易失性密匙存储器 并行微处理器接口带有内部地址锁存和IRQ线 灵活的中断处理 自动检测微处理器并行接口类型 方便的64字节发送和接收FIFO缓冲区 带低功耗的硬件复位

3、软件实现掉电模式 可编程定时器 唯一的序列号 用户可编程的启动配置 位和字节定位帧 数字、模拟和发送器部分各自独立的电源输入脚 内部振荡器缓冲连接13.56MHz石英晶体,低相位抖动 时钟频率滤波 短距离应用中发送器(天线驱动器)为3.3V操作。2 方框图图2-1 MF RC500方框图3 管脚信息3.1 管脚配置下图所示用黑体字母标注的管脚由AVDD和AVSS供电。黑线所标的管脚由TVSS和TVDD供电。其它管脚由DVDD和DVSS供电。图3-1 MF RC500 SO32封装管脚配置3.2 管脚描述管脚类型:I:输入 O:输出 PWR:电源管脚符号类型描述1OSCINI晶振输入:振荡器反相

4、放大器输入。该脚也作为外部时钟输入(fosc=13.56MHz)2IRQO中断请求:输出中断事件请求信号3MFINIMIFARE接口输入:接受符合ISO14443A(MIFIRE)的数字串行数据流4MFOUTOMIFARE接口输出:发送符合ISO14443A(MIFIRE)的数字串行数据流5TX1O发送器1:发送经过调制的13.56MHz能量载波6TVDDPWR发送器电源:提供TX1和TX2输出电源7TX2O发送器2:发送经过调制的13.56MHz能量载波8TVSSPWR发送器地:提供TX1和TX2输出电源9NCSI/片选:选择和激活MF RC500的微处理器接口10NWRI/写:MF RC5

5、00寄存器写入数据(D0D7)选通R/NWI读/写:选择所要执行的是读还是写nWriteI/写:选择所要执行的是读还是写11NRDI/读:MF RC500寄存器读出数据(D0D7)选通NDSI/数据选通:读和写周期的选通nDStrbI/数据选通:读和写周期的选通12DVSSPWR数字地管脚符号类型描述13D0D7I/O8位双向数据总线20AD0AD7I/O8位双向地址和数据总线21ALEI地址锁存使能:为高时将AD0AD5锁存为内部地址ASI地址选通:为低时选通信号将AD0AD5锁存为内部地址nAStrbI/地址选通:为低时选通信号将AD0AD5锁存为内部地址 22A0I地址线0:寄存器地址位

6、0nWaitO/等待:信号为低可以开始一个存取周期,为高时可以停止23A1I地址线1:寄存器地址位124A2I地址线2:寄存器地址位225DVDDPWR数字电源26AVDDPWR模拟电源27AUXO辅助输出:该脚输出模拟测试信号。该信号可通过TestAnaOutSel寄存器选择28AVSSPWR模拟地29RXI接收器输入:卡应答输入脚,该应答为经过天线电路耦合的调制13.56MHz载波30VMIDPWR内部参考电压:该脚输出内部参考电压。注:必须接一个100nF电容。31RSTPDI复位和掉电:当为高时,内部灌电流关闭,振荡器停止,输入端与外部断开,该管脚的下降沿启动内部复位。32OSCOUT

7、O晶振输出:振荡器反向放大器输出表3-1 MF RC500管脚描述4 并行接口4.1 所支持的微处理器接口概述MF RC500支持与不同的微处理器直接接口,可与个人电脑的增强型并口(EPP)直接相连。下表所示为MF RC500所支持的并口信号总线控制信号总线独立的地址和数据总线复用的地址和数据总线独立的读和写选通信号控制NRD,NWR,NCSNRD,NWR,NCS,ALE地址A0,A1,A2AD0,AD1,AD2,AD3,AD4,AD5数据D0 D7AD0 AD7共用的读和写选通信号控制R/NW,NDS,NCSR/NW,NDS,NCS,AS地址A0,A1,A2AD0,AD1,AD2,AD3,A

8、D4,AD5数据D0 D7AD0 AD7带握手的共用读和写选通信号(EPP)控制nWrite,nDStrb,nAStrb,nWait地址AD0,AD1,AD2,AD3,AD4,AD5数据AD0 AD7表4-1 所支持的并口信号4.2 微处理器接口类型自动检测在每次上电或硬复位后, MF RC500也复位其并行微处理器接口模式并检测当前微处理器接口的类型。MF RC500在复位阶段后根据控制脚的逻辑电平识别微处理器接口。这是由固定管脚连接的组合(见下表)和一个专门的初始化程序实现的(见11.4)4.3 与不同微处理器类型的连接如下表所示:MF RC500并行接口类型独立读/写选通共用读/写选通专

9、用地址总线复用地址总线专用地址总线复用地址总线带握手的复用地址总线ALEHIGHALEHIGHASnAStrbA2A2LOWA2LOWHIGHA1A1HIGHA1HIGHHIGHA0A0HIGHA0LOWnWaitNRDNRDNRDNDSNDSNDStrbNWRNWRNWRR/NWR/NWNWRiteNCSNCSNCSNCSNCSLOWD7 D0D7 D0AD7 AD0D7 D0AD7 AD0AD7 AD0表4-2 检测并行接口类型的连接配置4.3.1 独立的读/写选通信号图4-1 独立的读/写选通连接到微处理器时序规格参见20.5.2.1章节。4.3.2 共用的读/写选通信号图4-2 共用的

10、读/写选通连接到微处理器时序规格参见20.5.2.2章节。4.3.3 带握手机制的共用读/写选通信号:EPP图4-3 带共用读/写选通和握手机制连接到微处理器时序规格参见20.5.2.3章节。EPP备注:尽管在EPP的标准中无片选信号的定义,MF RC500的N_CS允许禁止nDStrb信号。如果不用,应将其接到DVSS。在每次上电或硬复位后,nWait信号(由A0脚发出)为高阻态。nWait将在复位后nAStrb上的第一个下降沿时定义。MF RC500不支持读地址周期5 MF RC500寄存器集合5.1 MF RC500寄存器概述页地址(hex)寄存器名功能页0:命令和状态0Page选择寄存

11、器页1Command启动(和停止)命令的执行2FIFOData64字节FIFO缓冲区输入和输出3PrimaryStatus接收器和发送器以及FIFO缓冲区状态标志4FIFOLengthFIFO中缓冲的字节数5SecondaryStatus不同的状态标志6InterruptEn使能和禁止中断请求通过的控制位7InterruptRq中断请求标志页1:控制和状态8Page选择寄存器页9Control不同的控制标志:例如:定时器,节电AErrorFlag显示上次命令执行错误状态的错误标志BCollPosRF接口检测到的第一个冲突位的位置CTimerValue定时器的实际值DCRCResultLSBCR

12、C协处理器寄存器的最低位ECRCResultMSBCRC协处理器寄存器的最高位FBitFraming位方式帧的调节MF RC500寄存器集(续)页地址(hex)寄存器名功能页2:发送器和编码器控制10Page选择寄存器页11TxControl天线驱动脚TX1和TX2的逻辑状态控制12CWConductance选择天线驱动脚TX1和TX2的电导率13PreSet13该值不会改变14PreSet14该值不会改变15ModWidth选择调整脉冲的宽度16PreSet16该值不会改变17PreSet17该值不会改变页3:接收器和解码控制18Page选择寄存器页19RxControl1控制接收器状态1A

13、DecodeControl控制解码器状态1BBitPhase选择发送器和接收器时钟之间的位相位1CRxThreshold选择位解码器的阀值1DPreSet1D该值不会改变1ERxControl2控制解码器状态和定义接收器的输入源1FClockQControl控制时钟产生用于90相移的Q信道时钟页4:时序和信道冗余20Page选择寄存器页21RxWait选择发送后,接收器启动前的时间间隔22ChannelRedundancy选择RF信道上数据完整性检测的类型和模式23CRCPresetLSBCRC寄存器预设值的低字节24CRCPresetMSBCRC寄存器预设值的高字节25PreSet25该值不会改变26MFOUTSelect选择输出到管脚MFOUT的内部信号27PreSet27该值不会改变页5:FIFO,定时器和IRQ脚配置28Page选择寄存器页29FIFOLevel定义FIFO上溢和下溢警告界限2ATimerCloc

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 其它相关文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号