《卷积码编译码器的研究与实现》由会员分享，可在线阅读，更多相关《卷积码编译码器的研究与实现（4页珍藏版）》请在金锄头文库上搜索。
1、卷积码编译码器的研究与实现?40?科技论坛卷积码编译码器的研究与实现赵曜苏开荣刘华平(重庆邮电大学通信学院,重庆四联微电子有限公司,重庆400065)摘要:卷积码凭借其编译码的优越性在无线通信领域发挥着巨大的作用.设计了DVB-S标准中常用的(2,1,7)卷积码的Viterbi译码器.通过串并相结合的方式设计,并在AlteraEPIC20FPGA芯片上进行测试并且通过.关键词:卷积码;DVB;维特比;FPGA1卷积码编码卷积码最早于1955年由Elias提出的,是一种性能优越的信道编码.卷积码的编码过程充分利用了各码段间相关性这一独特的编码和解码算法,在与分组码相同的设备复杂度和码率的条件下,
2、无论在理论上,还是实际应用上,都证实卷积码的性能要优于分组码.同时,最佳译码和准最佳译码在实现上比分组码容易,卷积码还是较早提出相应软判决译码算法的编码方式.它已广泛应用于移动通信,数字地面通信,空间通信,卫星通信等众多系统.主要研究的(2,1,7)卷积码是目前DVBs(数字卫星广播系统标准)中常用的一种标准卷积码,也是国际空间数据系统协调委员会正式推荐作为遥测信道编码标准的两种编码方式之一lll.(n,k,N)表示把k个信息比特编成n个比特,N为编码约束长度,说明编码过程中互相约束的码段个数.卷积码编码后的n个码元不仅与当前组的k个信息比特有关,而且与前N一1个输入组的信息比特有关.编码过程
3、中相互关联的码元有Nn个.R=k/n是卷积码的码率,码率和约束长度是衡量卷积码的两个重要参数.主要研究的f2,1,7)卷积码的k=l,n=2,N=7,该码的生成多项式为(171,133),自由距离d=10.该卷积编码结构包括6个移位寄存器,即na=6,所以编码器的状态数有2m=6412J.2卷积码译码卷积码译码方法可分为两大类:即代数译码和概率译码.在1957年Wozencraft提出了一种有效地译码方法即序列译码,两年后由Fano改进;1963年Massey提出了一种性能稍差但是比较实用的门限译码方法.自此卷积码开始走向实用化.而后1967年Viterbi提出了最大似然译码算法,它对存储级数
4、较小的卷积码很容易实现,而且效率更高,速度更快,译码器也较简单,因此广泛的应用于现代通信中31.一般情况下一个译码器包括一下几个单元:控制单元(cu),支路度量计算单元(BMU),加比选单元(ACSU),幸存路径管理单元(SMU)和存储单元各个单元都是在控制单元的协调下工作,主要介绍一下几个模块.2.1分支度量单元(BMU)支路度量计算单元(BMU)要完成的工作包括两个方面,首先是要完成卷积码编码器的功能,产生所有睛况下的全部卷积码编码;其次是根据输入的待译码序列,产生对应各跳转支路的度量,也就是与全部可能的卷积码编码相比较的软距离,送入加比选单元进行处理.2.2加比选单元(ACS1加比选单元
5、是译码器中运算量最大的模块在此单元中,支路量度与以前所存储的路径量度相加,然后对汇聚到同一节点处的支路进行路径量度比较,选择一条路径量度最小的路径保留下来,并将其作为当前的状态度量.对于(2,1,7)码来说,如果使用传统的译码器,则需要进行128加法运算和64次比较选择运算,这将占用很多的资源并产生很大的功耗,因此,中采用ACS单元并行计算,每16状态复用一个ACS结构,这不仅提高了运行速度而且降低其规模和功耗.根据基二蝶形模块知道本文中(2,1,7)译码器的加比选模块中的累加器减少了一半.时钟频率减半,并且减少了复用次数,降低了ACS单元的复杂度和功耗,从而提高了译码器的性能.图1基二蝶形单
6、元(ButterfllyUnit)t41.2.3幸存路径管理单元(SMU)幸存路径管理模块的主要功能是在每一时刻存储加比选模块Sj+22图1基二蝶形单元(墨-j.)S2j$2j+1(1)图2译码器的仿真图输出的每一状态的幸存信息,通过这些幸存信息得到每个状态的幸存路径.选择其中一条合适的幸存路径,从而得到译码输出.该模块的实现主要有RegisterExchange(寄存器交换)和TraceBack(溯)两种算法四.由于寄存器交换算法比回溯有更小的译码延时,RE法中幸存路径寄存器记录了幸存路径所对应的解码信息,也就是译码输出.采用这种方法消除了根据当前状态往前追踪的必要,因此寄存器交换提供了一种
7、速度很高的译码操作.3仿真验证本设计利用VHDL语言进行RTL级描述,用ModelSim6.2b进行仿真,选用Ahera公司的FPGA器件StrattxIIEP1C2OF400C7,用QuartusII7.2进行综合布线.仿真结果如图2所示.结束语主要介绍了DVBS标准中常用的(2,1,7)卷积码的原理及主要的译码算法,并通过对译码器进行结构上的改进来降低了硬件规模和功耗,于此同时还提高了译码速率.文章还通过编写VHDL在专用的仿真工具对设计进行仿真测试,验证了设计的正确性和合理性.参考文献1赵坚勇.数字电视原理与接收【M1.北京:电子工业出版社,20062王新梅,肖国镇.纠错码原理与方法M】.西安:西安电子科技大学出版社,2001,1:496498.【3】张健,刘小林,匡镜明,王华.高速Viterbi译码器的FPGA实现fJ1.电视技术,2006,46(3):3741.41M.Traber.ALowPowerSurvivorMemoryUnitforSequentialViterbi.Decoders.ISCAS2001.vO1.49.May2001:214-217.5XilinxCorporation,Viterbidecoder:productspecification(v6.2),Oct.2(7.
