《计算机组成原理试卷及答案》由会员分享，可在线阅读，更多相关《计算机组成原理试卷及答案（5页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理试题及答案1 .若十进制数据为137.5 则其八进制数为( B ) 。A、 89.8B、 211.4C、 211.5D、 1011111.1012 .若x 补=0.1101010，则x 原 = （A ） 。A、 1.0010101 B、 1.0010110 C、 0.0010110 D、 0.11010103 .若采用双符号位，则发生正溢的特征是：双符号位为( B ) 。A、 00 B、 01 C、 10 D、 114 .原码乘法是( A ) 。A、先取操作数绝对值相乘，符号位单独处理B 、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D 、乘数用原码
2、表示，被乘数取绝对值，然后相乘5 .为了缩短指令中某个地址段的位数，有效的方法是采取(C ) 。A、立即寻址 B、变址寻址 C、间接寻址6 .下列数中，最小的数是(AA. (101001)2B. (52)87 .下列数中，最大的数是(DA. (101001)2B. (52)88 .下列数中，最小的数是(DA. (111111) 2 B. (72) 8D 、寄存器寻址)。C (2B)16D 45)。C (2B)16D 45)。C (2F) 16 D 509 .已知： X= 0.0011， Y= -0.0101 。 （X+Y ）补 = （ A ）。A.1.1100B.1.1010C.1.0101D
3、.1.100010 .一个512KB 的存储器,地址线和数据线的总和是(C )A 17 B 19 C 27 D 3611 .某计算机字长是16 位它的存储容量是64KB, 按字编址 ,它们寻址范围是( C ) 。A 64K B 32KB C 32K D 16KB12 .某一RAM 芯片其容量为 512*8 位,除电源和接地端外该芯片引线的最少数目是(C )。A. 21 B. 17 C. 19D.2012 .计算机内存储器可以采用(A ) 。A.RAM 和 ROMB.只有 ROM C.只有 RAMD.RAM 和 SAM13 .单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一
4、个数常需采用( C ) 。A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式14 .零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自( B )。A.立即数和栈顶B.栈顶和次栈顶C.暂存器和栈顶D.寄存器和内存单元)。B.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度15 .指令系统中采用不同寻址方式的目的主要是( CA. 实现存储程序和程序控制C. 缩短指令长度，扩大寻址空间，提高编程灵活性16 .用于对某个寄存器中操作数的寻址方式称为 ( C )寻址。A.直接 B.间接C.寄存器直接D.寄存器间接17 .寄存器间接寻址方式中，操作数处在( B ) 。D
5、.堆栈A.通用寄存器 B.贮存单元C.程序计数器18 .RISC 是 ( A )的简称。B. 大规模集成电路A. 精简指令系统计算机C.复杂指令计算机19.CISC 是 ( C ) 的简称。A. 精简指令系统计算机C. 复杂指令计算机20 .中央处理器是指( C ) 。A 运算器 B. 控制器21 .在 CPU 中跟踪指令后继地址的寄存器是A .主存地址寄存器B.程序寄存器22 .CPU 中通用寄存器的位数取决于(A. 存储容量B. 机器字长23 .同步控制是( C ) 。A. 只适用于CPU 控制的方式C. 由统一时序信号控制的方式D. 超大规模集成电路B. 大规模集成电路D. 超大规模集成
6、电路C.运算器和控制器存储器D.运算器和控制器( B )C. 指令寄存器D. 状态条件寄存器B )。C.指令的长度D.CPU的管脚数B.只适用于外围设备控制的方式D. 所有指令执行时间都相同的方式24 .异步控制常用于( A )作为其主要控制方式。A. 在单总线结构计算机中访问主存与外围设备时B. 微型机的 CPU 控制中C. 组合逻辑控制的CPU 中D. 微程序控制器中25 .为了缩短指令中某个地址段的位数，有效的方法是采取( C ) 。A、立即寻址B 、变址寻址C、间接寻址D 、寄存器寻址二、判断题(判断下列各题的正误。对的打，错的打“X” ，若错误必须加以改正。每题1分，计10分)1、存
7、储单元是存放一个二进制信息的存贮元。X2、计算机辅助设计简称 CAD。V3、集中式总线控制中，定时查询方式的响应速度最快。X4、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。X5、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。V6、采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。X7、主存储器中采用双译码结构的主要目的是提高存取速度。X8、集中式总线控制中，定时查询方式下，各设备的优先级是固定不变的。X9、引入虚拟存储系统的目的是提高存储速度。X10、DMA方式进行外设与主机交换信息时，不需要向主机发出中断请求。X11、CPU以外的设备都称外部
8、设备。X12、第三代计算机所用的基本器件是晶体管。X13、奇偶校验可以纠正代码中出现的错误。X14、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。V15、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。X四、名词解释(每题 2 分，共 10分)1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。2、高速缓冲存储器：介于CPU 与主存之间，速度较快、容量较小、价格较贵的存储器，引入 CACHE 的目的是提高存储系统的速度。3、程序中断的工作方式：在CPU 运行主程序时，接受到非
9、预期的中断请求， CPU 暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。4、系统总线：连接机器内部各大部件的信息公共通道。5、微程序：用于解释机器指令的若干条微指令的有序集合。6、 （磁盘的）数据传输率：单位时间传送的二进制信息的字节数。7、 DMA 方式：单位时间传送的二进制信息的字节数。8、随机存取方式：一定的硬件和一定的软件组成的有机整体。五、简答题（每小题 5 分，共 30 分）1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么?答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件
10、。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与RAM 相比 ROM 有何特点？答： ROM 掉电后信息不会丢失，但其中的信息只能读不能随便写。4、与程序中断控制方式相比DMA 控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取， 即把操作控制信号编成微指令， 存放在控制存储器中。 一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外
11、设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成？简要说明它们的作用。答：地址译码。选取接口中有关寄存器，也就是选择了I/O设备；命令字/状态字寄存器。供CPU 输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。8、加快中央处理器与主存之间传输信息的措施有哪些？六、综合题1、设X=26/32 ， Y=-15/32, 采用二进制变形补码计算X+Y 补=? 并讨论计算结果。解： 设 X=26/32 ， Y=-15/32, 采用二进制
12、变形补码计算X+Y 补 =? 并讨论计算结果。解:X=0.11010 Y= - 0.01111X+Y 补 =0.010111无溢出2、X= 00110011, Y= 10011110,求XAY = ?XVY = ?解：XAY= 00010010 XVY= 101111113、设有一个具有12 位地址和 4 位字长的存储器，问：（ 1）该存储器能存储多少字节信息？（2）如果存储器由1KX1位RAM芯片组成.需要多少片？（ 3）需要地址多少位作为芯片选择?（ 4）试画出该存储器的结构图。解：设有一个具有12 位地址和 4 位字长的存储器，（ 1）该存储器能存储 2K 字节信息。(2)如果存储器由1
13、KX1位RAM芯片组成.需要16片。( 3)需要地址2 位作为芯片选择。( 4) (图略)4. 某机字长 16 位，内存总容量为 256KW ，其中 ROM 占地址范围为 00000HOFFFFH ，其余地址空间为RAM 。请用如下存贮芯片为该机设计一个存储器：(1) ROM 、 RAM 的容量各为多少？(2) 该主存的地址线、数据线各为多少根？(3) 用容量为 32K*16 的 ROM 芯片和 64K*16 的 RAM 芯片构成该存储器，需要 RAM 和 ROM 芯片各几 片？(4) 画出存储器结构及其与CPU 连接的逻辑框图解：(1) ROM 64K RAM 192K(2) 数据线有 16 根，地址线有18 根。(3) 需 ROM 2 片 ，需 RAM 3 片。(4) (图略)5什么是CPU？ CPU 主要由哪些寄存器级的部件组成？CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR 、 PSW 、 GR、 ALU 、 PC 等。(图略)6 .画出单总线CPU内部框图(寄存器级)，拟出加法指令ADD R1, ( R2)的读取与执行流程。源寻址方式采用寄存器间址方式。解:五、设计题供25分） PC-MARPC+HPC DBUS-MDR-IRRrMARDBUS-*MDR-*YRI + Y-ZZ-R,评分周5分流程5分
